Entrada analógica (entrada diferencial)
Tipo de señal
(0/1 = 10 V / 20 mA)
P675.1 (0)
49
u
i
± 10 V
± 20 mA
50
1
2
3
EB2
20 mA
10 V
38
39
40
41
42
Salida analógica
43
44
45
46
47
48
49
50
51
52
53
54
Vista por delante
cuando está
montada
2 entradas digitales
51
M
externa
−
24 V
+
52
P24
aux
53
0
2
24 V
M
externa
54
1
2
24 V
M
externa
1
2
Bornes adicionales EB2 n° 1
Entradas/salidas analógicas y binarias
U953.11 = ___
10 V
= 100 %
Normalización
20 mA = 100 %
0.00 ... 100.00
P676.1 (1.00)
11 Bit +
200 µs
signo
A
x
y [%] =
x [%] * P676.1
D
Alisamiento
Hardware
X498
U953.12 = ___
P684.1 (0)
3
-1
P683.1 (0)
2
-1
K
1
0
U953.13 = ___
1
B5122
5 V
B5123
1
B5124
5 V
B5125
3
Offset
P679.1 (0)
-100.00 ... +100.00 %
P677.1 (0.00)
P678.1 (0)
3
-1
y
2
-1
1
0
Constante tiempo
Normalización
0 ... 10000 ms
-200.00 ... +200.00 V
P685.1 (0)
P686.1 (10.00)
r688.1
x
x
=
y
[V]
*
P686.1
100
%
Alisamiento
K5112
Visualización del estado de
los bornes en la PMU con r673.1
K5113
r673.1
45 43 41 39 54 53
4
5
V2.3
P681.1 (1)
B
B
Constante tiempo
0 ... 1000 ms
P680.1 (0)
0
0%
0
-1
1
1
Conexión señal
Inversión de signo
Alisamiento
analógica
Rotura de hilo (i ≤ 2 mA)
Offset
-200.00 ... +200.00 V
P687.1 (0.00)
K5112
=
Uout
[V]
9 Bit +
100
signo
Uout = -10 V ... + 10 V
D
y
A
U
I
4 salidas de relé digitales
U953.14 = ___
P674 (0)
.01
B
.02
B
.03
B
.04
B
6
7
Diagrama funcional
fp_mc_Y07_s.vsd
MASTERDRIVES MC
08.01.02
r682.1
K5111
B5121
+
*
Normalizac
ión
[V]
Offset
[V]
%
X499
3
47
2
1
Iout =
-20 mA...+ 20 mA
48
38
2
2
39
40
2
3
41
42
4
2
43
44
5
2
45
46
8
- Y07 -