Referencia SFC
Cómo usar los diagramas de secuencia para determinar el
tiempo de ejecución
La Tabla B.C indica los tiempos de ejecución que se deben añadir
según el diagrama de secuencia para el SFC.
Tabla B.C
Tiempos de ejecución para secciones del diagrama de secuencia –
Procesadores PLC-5 clásicos
Este evento:
A
pA
XN
I/O (escán de E/S)
hk (mantenimento interno)
oh (tiempo de procesamiento
interno)
od (tiempo de procesamiento
interno de divergencia)
oc (tiempo de procesamiento
interno de convergencia)
Para determinar el tiempo de ejecución en el peor de los casos,
suponga que una transición se hace verdadera después de un escán de
E/S o después del escán de una transición. Esta suposición requiere
una secuencia de escán adicional antes de que la transición se haga
verdadera.
El tiempo de escán de un paso y transición es proporcional al número
de renglones para el paso y transición. La Figura B.11 muestra el
tiempo de escán mínimo que contiene una sola instrucción OTE y
END y una transición que contiene una sola instrucción XIC y EOT.
Necesita esta cantidad de tiempo
(en milisegundos):
tiempo para ejecutar la lógica de paso A + 0.1 ms
tiempo para escanear la lógica de paso A con renglones
falsos + 0.1 ms
transición N falsa (F): tiempo para escanear la
lógica + 0.1 ms
transición N verdadera (T): tiempo para escanear la
lógica + 0.25 ms
0.6 ms
0.7 ms (se aumenta según el tráfico DH+ aumentado)
0.02 ms
0.3 ms
0.2 ms
1785-6.1ES Noviembre de 1998
B-13