Rockwell Automation Allen-Bradley PLC-5 Manual De Referencia Del Conjunto De Instrucciones Generales página 33

Instrucciones de temporizador TON, TOF, RTO Instrucciones de contador CTU, CTD Restablecimiento RES
I:012
Cuando la condición de entrada es veradera, el
10
procesador incrementa el valor acumulado de T4:0 en
incrementos de 1 segundo.
T4:0
TT
T4:0
DN
Cuando el bit I:012/10 se establece, el procesador inicia T4:0. El valor acumulado incrementa en intervalos de 1 segundo. T4:0.TT
When bit I:012/10 is set, the processor starts T4:0. The accumulated value increments in 1-second intervals.
se establece y el bit de salida :013/01 se establece (el dispositivo de salida asociado se activa) durante la temporización del
T4:0.TT is set and output bit O:013/01 is set (the associated output device is energized) while the timer is timing.
temporizador. Cuando el temporizador termina la temporización (.ACC = .PRE), T4:0.TT se restablece (para que O:013/01 y el
dispositivo de salida asociado se desactiven) y T4:0.DN se establece (para que O:013/02 se establezca y el dispositivo de salida When the timer is finished (.ACC = .PRE) T4:0.TT is reset (so O:013/01 and the associated output device is
asociado se active). Cuando el valor acumulado llega a 180, el bit .DN se establece. Si el renglón se hace falso, el temporizador se de-energized) and T4:0.DN is set (so O:013/02 is set and the associated output device is energized). When the
restablece.
accumulated value reaches 180, the .DN bit is set. Or if the rung goes false, the timer is reset.
Si usted establece el bit de efectuado .DN mediante una instrucción
OTE, por ejemplo, puede poner en pausa el temporizador. Los bits
.EN y .TT permanecen establecidos, pero el valor acumulado no
incrementa. La temporización se reanuda cuando restablece el bit
.DN. Si el renglón se hace falso durante la pausa del temporizador, el
temporizador se restablece normalmente.
1. Si cambia al modo de Programación o si el procesador pierde
2. Cuando cambia nuevamente al modo Marcha o Prueba o cuando
Figura 2.1 Ejemplo de un diagrama de lógica de escalera TON
When the input condition is true, the
processor increments the accumulated value
of T4:0 in 1-second increments.
Establece la salida durante la temporización del temporizador
Sets the output while the timer is timing
Establece la salida cuando el temporizador terminó la temporización
Sets the output when the timer is done timing
energía antes de que la instrucción alcance el valor
preseleccionado, ocurre lo siguiente:
• el bit de habilitación del temporizador (.EN) permanece
establecido
• el bit de temporización del temporizador (.TT) permanece
establecido
• el valor acumulado (.ACC) permanece igual
la alimentación eléctrica se vuelve a conectar, ocurre lo siguiente:
Condición: Resultado:
Si el renglón es El bit .EN permanece establecido
verdadero: El bit .TT permanece establecido
El bit .DN permanece restablecido
El valor .ACC se restablece y comienza a
contar progresivamente
Si el renglón es falso: El bit .EN se restablece
El bit .TT se restablece
El bit .DN se restablece
El valor .ACC se restablece
TON
TIMER ON DELAY
Timer
Time base
Preset
Accum
2-5
EN
T4:0
DN
1.0
180
0
O:013
01
O:013
02
1785-6.1ES Noviembre de 1998