A-2
Temporización para los
procesadores PLC-5 con
características mejoradas
Categoría
Relé
Bifurcación
Temporizador y contador
1. Use el número mayor para las direcciones que contienen más de 2048 palabras en la tabla de datos del procesador.
2. Para cada dirección de bit mayor que las 256 primeras palabras de memoria en la tabla de datos, añada 0.16 ms y 1 palabra de memoria.
1785-6.1ES Noviembre de 1998
Instrucciones de bit y palabra
La Tabla A.A muestra los requisitos de temporización y memoria
para las instrucciones de bit y palabra de los procesadores PLC-5 con
características mejoradas.
Tabla A.A
Requisitos de temporización y memoria para las instrucciones de bit y
palabra (procesadores PLC-5 con características mejoradas solamente)
Código
Título
XIC
examine if closed
XIO
examine if open
OTL
output latch
OTU
output unlatch
OTE
output energize
branch end
next branch
branch start
TON
timer on
(0.01 base)
(base 1.0)
TOF
timer off
(0.01 base)
(base 1.0)
RTO
retentive timer on
(base 0.01)
(base 1.0)
CTU
count up
CTD
count down
RES
reset
Requisitos de temporización y memoria de la instrucción
Tiempo de
Tiempo de ejecución (
ejecución
Punto flotante
µ
No. entero (
s)
(coma flotante)
Verda-
Falso
Verdadero
dero
.32
.16
.32
.16
.48
.16
.48
.16
.48
.48
.16
.16
.16
.16
.16
.16
3.8
2.6
4.1
2.5
2.6
3.2
2.6
3.2
3.8
2.4
4.1
2.3
3.4
3.4
3.3
3.4
2.2
1.0
µ
s)
Palabras de
1
memoria
Falso
2
1
2
1
2
1
2
1
2
1
1
1
1
2-3
2-3
2-3
2-3
2-3
2-3
(Continúa)