Tabla de contenido
Operaciones de datos
6.6.1
Restablecer los rangos de operandos (ZRST)
Solo en FX
Solo en FX
Forma de funcionamiento
Varios operandos consecutivos (rangos de operandos) se pueden restablecer al estado de
señal o al valor real "0" con una sola instrucción ZRST.
Descripción
b En (D1+) y (D2+) se define el rango de operandos que se desee restablecer.
b En (D1+) y (D2+) hay que indicar el mismo tipo de operandos.
(D1+): Primera dirección de operandos
(D2+): Última dirección de operandos
Se aplica: (D1+) £ (D2+)
Cuando (D1+) > (D2+) solo se restablece el operando indicado en (D1+).
Aunque se trate de una operación de 16 bits, en las dos direcciones de destino se pueden
utilizar contadores de 32 bits. Pero no está permitido combinar el uso de contadores de
16 y 32 bits. Así, por ej. está prohibido indicar en (D1+) un contador de 16 bits y en (D2+) uno
de 32 bits.
Los operandos individuales se pueden restablecer con la instrucción RST (véase también
la sección 4.10).
Utilización de la instrucción ZRST
M8002
Los operandos de bit M100 a M199 se restablecen al estado de señal "0". Los operandos de
palabra C0 a C10 se restablecen al valor real "0". Las bobinas y contactos correspondientes
se desconectan.
6 – 72
ZRST (D1+) (D2+)
D1+, D2+
Y, M, S, T, C, D, R , U \G
/FX
/FX
3G
3U
3UC
y FX
3U
3UC
[D1+]
[D2+]
ZRST M100
M199
[D1+]
[D2+]
ZRST
C0
ZRST
Restablecer áreas de operandos
FX1S
CPU
©
Instrucción de
impulso (P)
Fig. 6-70:
Ejemplo de programación para utilizar la
instrucción ZRST
C10
Instrucciones de aplicación
FNC 40
FX2N
FX1N
FX3G
FX2NC
FX3UC
©
©
©
Procesamiento
Pasos del programa
16 bits 32 bits ZRST/
©
ZRSTP
MITSUBISHI ELECTRIC
FX3U
©
5
C000100C
Tabla de contenido
