Tabla de contenido
Instrucciones especiales
7.4.5
Verificación de sumas y paridad (CCD)
KnX, KnY, KnM, KnS
Solo en FX
Solo en FX
Forma de funcionamiento
Control de paridad y cálculo de una suma de verificación
Descripción
La instrucción CCD permite el cálculo de una suma de verificación y el control de paridad de
un rango de datos.
La instrucción CCD está formada por los componentes siguientes:
b La dirección inicial (S+) en que están guardados los datos
b La dirección de destino (D+),en que se vaya a guardar la suma de verificación.
b El número de los bytes que se vayan a comprobar (n), área: de 1 a 256
M173
El programa representado arriba ejecuta la verificación de sumas y paridad cuando el relé
interno M173 se activa. Mientras la instrucción CCD está activada se suman seis (K6) bytes de
los registros de datos D20 a D25 (formato de 8 bits) y se guarda la suma y la paridad en los
registros de datos D45 a D46.
Como formato de memoria de datos se puede optar entre el modo de 16 bits y el de 8 bits.
El modo de 16 bits utiliza los bytes superior e inferior de las unidades de origen , mientras que
el modo de 8 bits solo utiliza los 8 bits inferiores. Este proceso está controlado por la marca
especial M8161 (M8161 = "1": modo de 8 bits).
La instrucción "SET M8161" solo se requiere cuando se vaya a utilizar el modo de 8 bits.
La marca especial M8161 influye en el comportamiento de las instrucciones RS, ASCI, HEX
y CRC. Cuando una de estas instrucciones se utilice en el mismo programa que la instrucción
CCD, M8161 debería establecerse antes de la ejecución de la instrucción CCD y restablecerse
de nuevo inmediatamente después de la ejecución de la instrucción CCD.
Programmierung FX
/FX
1S
CCD
(S+)
(D+)
S+
D+
T, C, D, R ,
T, C, D, R ,
U \G
,
U \G
KnY, KnM, KnS
/FX
/FX
3G
3U
3UC
y FX
3U
3UC
SET
CCD
D20
RST
/FX
1N
2N
CCD
n
CPU
n
Instrucción de impulso (P) Procesamiento
D , R ,
K, H
Fig. 7-42:
Ejemplo de programación para la instrucción
M8161
CCD
D45
K6
M8161
Comunicación en serie
FNC 84
Verificación de sumas y paridad
FX2N
FX1S
FX1N
FX2NC
©
©
©
Pasos del programa
16 bits 32 bits
CCD
©
CCDP
FX3U
FX3G
FX3UC
©
©
7
C000180C
7 – 41
Tabla de contenido
