Anexo
Ejemplo:
Se desea estimar el tiempo necesario para transmitir 100 caracteres a la CPU del PLC por
medio de una instrucción INPUT. Como módulo de interfaz se emplea un QJ71C24N.
t
= 10 ms
CICL
n
= 100 caracteres
E
=
T
INPUT
=
T
INPUT
A.2.2
Tiempos de ejecución de las instrucciones extendidas
En las tablas siguientes se indican los tiempos de procesamiento aproximados de las instruc-
ciones extendidas para los diferentes módulos de CPU del sistema Q de MELSEC. Los tiempos
de procesamiento dependen del tipo de módulo de interfaz instalado. Además de ello, la confi-
guración de sistema y el tipo del protocolo de comunicación influyen aún en los tiempos de pro-
cesamiento, si bien en menor medida.
Procesamiento
Instrucción
(Cantidad de datos
enviada o recibida)
ONDEMAND
40 bytes
OUTPUT
40 bytes
40 bytes
PRR
(8 bytes x 5 marcos)
INPUT
40 bytes
BIDOUT
40 bytes
BIDIN
40 bytes
PUTE
40 bytes
GETE
40 bytes
SPBUSY
—
CSET
—
BUFRCVS
40 bytes
Tab. A-3:
Tiempos de procesamiento de las instrucciones ampliadas para los módulos de interfaz
Sistema Q de MELSEC - Módulos de interfaz
+
×
+
t
0 09
,
n
T
2
ZYK
E
+
×
+
10 0 09 100 7 0
,
, = 26,0 ms
Q00JCPU
Q00CPU
Q01CPU
QJ71C24
QJ71C24N
(-R2)
(-R2/R4)
53,6
49,7
26,7
25,6
28,3
25,1
10,0
49,6
32,6
31,7
29,8
899,5
871,4
3,2
0,3
3,9
—
Tiempos de procesamiento (ms)
Q02CPU
QJ71C24
QJ71C24N
(-R2)
(-R2/R4)
52,2
48,6
25,3
23,8
27,0
24,2
4,9
9,9
3,9
47,1
30,5
29,9
27,6
884,4
3,1
1,5
0,2
3,4
1,7
1,6
0,5
Tiempos de ejecución
Q02HCPU
Q06HCPU
Q12HCPU
Observación
Q25HCPU
QJ71C24
QJ71C24N
(-R2)
(-R2/R4)
51,5
48,0
19,2 kbit/s
24,8
23,4
8 bits de datos
1 bit de parada
26,8
23,3
sin paridad
La instrucción
se ejecuta
9,9
3,4
después de
haber recibido
40 bytes.
47,0
28,6
—
29,1
26,4
—
881,9
—
1,1
—
0,1
—
1,2
1,0
—
0,3
19,2 kbit/s
A - 7