Interfaz De Periféricos Serie (Spi); Interfaz Serie Sbep; Entrada/Salida De Uso General - Motorola EM200 Serie Manual De Servicio

2-12
El bucle sintetizador del ASFIC CMP utiliza C5025, C5024 y R5033 para ajustar el tiempo de
conmutación y la inestabilidad de la salida del reloj. Si el sintetizador no puede generar la
frecuencia de reloj requerida, se coloca de nuevo en la salida predeterminada de 3,6864 MHz.
Debido a que el sintetizador del ASFIC CMP y el sistema del µP no funcionan sin el reloj de
referencia de 16,8 MHz (y los reguladores de voltaje), debe ser el primero en verificarse durante la
depuración del sistema.
5.5 Interfaz de periféricos serie (SPI)
El µP se comunica con muchos de los circuitos integrados a través del puerto SPI. Este puerto
consiste en SPI TRANSMIT DATA (MOSI) (datos de transmisión de SPI) (pin 100 del U0403), SPI
RECEIVE DATA (MISO) (datos de recepción de SPI) (pin 99 del U0403), SPI CLK (reloj de la SPI)
(pin 1 del U0403) y las líneas de selección de chip que van a los diferentes circuitos integrados,
conectados en el puerto de SPI (BUS). Este bus es un bus síncrono, en el cual la señal del reloj de
sincronización CLK se envía simultáneamente con los datos de SPI (SPI TRANSMIT DATA o SPI
RECEIVE DATA). Por consiguiente, cuando hay actividad ya sea en SPI TRANSMIT DATA o bien en
SPI RECEIVE DATA, debe haber una señal uniforme en CLK. SPI TRANSMIT DATA se usa para
enviar datos en serie del µP a un dispositivo, y SPI RECEIVE DATA se usa para enviar datos de un
dispositivo al µP.
Hay dos circuitos integrados en el bus SPI: ASFIC CMP (pin 22 del U504) y la memoria EEPROM
(U400). En la sección de RF hay un circuito integrado en el bus SPI: el sintetizador FRAC-N. La
línea de selección del chip CSX proveniente del pin 2 del U403 se comparte entre el ASFIC CMP y
el sintetizador FRAC-N. Cada uno de estos circuitos integrados leen los datos de la SPI y cuando la
información de dirección enviada coincide con la dirección del circuito integrado, los datos
siguientes se procesan.
Cuando el µP necesita programar cualquiera de estos circuitos integrados, lleva la línea de
selección de chip CSX a un nivel lógico "0" y envía los datos correspondientes junto con las señales
de reloj. La cantidad de datos enviados a los diversos circuitos integrados es diferente; p. ej., el
ASFIC CMP puede recibir hasta 19 bytes (152 bits). Después de que los datos han sido enviados,
la línea de selección de chip regresa a un nivel lógico "1".
5.6

Interfaz serie SBEP

La interfaz serie SBEP permite al radio comunicarse con el Software de programación (CPS) o con
el Sintonizador universal, ya sea a través de la caja de interfaz del radio (RIB) o del cable con RIB
interna. Esta interfaz se conecta con la SCI a través del conector de la unidad de control (pin 17 de
J2) y con el conector de accesorio P1-6 y contiene BUS+. La línea es bidireccional, lo que significa
que tanto el radio como la RIB pueden manejar la línea. El µP envía datos serie y recibe datos serie
a través del pin 97. Cuando el µP detecta actividad en la línea BUS+, comienza la comunicación.
5.7

Entrada/salida de uso general

El controlador cuenta con seis líneas de uso general (PROG I/O) disponibles en el conector de
accesorio P1 para interconectarse con opciones externas. Las líneas PROG IN 3 y 6 son líneas de
entrada, PROG OUT 4 es una línea de salida y PROG IN OUT 8, 12 y 14 son bidireccionales. La
configuración de software y de hardware del modelo de radio define la función de cada puerto.
•
PROG IN 3 puede usarse como una entrada de PTT externa o como otras señales, según lo
especifique el CPS. El µP lee este puerto a través del pin 72 y Q412.
DESCRIPCIÓN DE FUNCIONAMIENTO