Tabla de contenido
Preface
Manual de referencia del juego de instrucciones
Dirección
Clasificación
S:5/0
Configuración
dinámica
S:5/1
NA
S:5/2
Configuración
dinámica
B–28
Descripción
Bit de interrupción por overflow
Cuando este bit es establecido por el
procesador, indica que un overflow
matemático ha ocurrido en el programa de
escalera. Vea S:0/1 para obtener más
información.
Si este bit se establece cuando se ejecuta la
instrucción END, TND o REF, un error mayor
(0020) se realiza. Para evitar la coincidencia
de este tipo de error mayor, examine el estado
de este bit después de una instrucción
matemática (ADD, SUB, MUL, DDV, NEG,
SCL, TOD o FRD), tome la acción más
adecuada y, luego, ponga a cero el bit S:5/0
usando una instrucción OTU con S:5/0 ó una
instrucción CLR con S:5.
Reservado
Bit de error de registro de control
Las instrucciones LFU, LFL, FFU, FFL, BSL,
BSR, SQO, SQC y SQL son capaces de
generar este error. Cuando el bit S:5/2 se
establece, indica que el bit de error de la
instrucción de control ha sido establecido.
Si este bit se establece cuando se ejecuta la
instrucción END, TND o REF, el error mayor
(0020) se realiza. Para evitar la coincidencia
de este tipo de error mayor, examine el estado
de este bit a continuación de una instrucción
de registro de control, tome la acción más
adecuada y, luego, ponga a cero el bit S:5/2
usando una instrucción OTU con S:5/2 ó una
instrucción con S:5.
Fijo,
5/02
5/03
5/01
5/04
Tabla de contenido
