Tabla de contenido
reface
Manual de referencia del juego de instrucciones
Uso de los bits de estado
Read/Write:
Target Device:
Control Block:
Local Destination File Address:
Target Node:
Target File Address:
Message Length in elements
ERROR CODE:
0
Error Code Desc:
La columna derecha en la ilustración de arriba indica los diversos bits de estado
asociados con la instrucción MSG del SLC 5/02.
8–6
READ
500CPU
N7:0
***
0
***
***
Bit de tiempo sobrepasado TO (bit 08) Puede establecer este bit en su
aplicación para eliminar una instrucción de mensaje activo del control del
procesador. La aplicación debe proporcionar su propio valor de límite de
tiempo sobrepasado. Un ejemplo aparecen la página 8–15.
El bit no respuesta NR (bit 09) se establece si el procesador receptor no
responde a la primera solicitud de mensaje. El bit NR se restablece cuando el
bit ER, DN o ST se establece.
El bit habilitado y en espera EW (bit 10) se establece después de que el bit
de habilitación se ha establecido y el mensaje está en espera de ser enviado.
El bit de error ER (bit 12) se establece cuando la transmisión de mensaje está
con fallo. El bit ER se restablece la próxima vez que el renglón asociado va de
falso a verdadero.
El bit de efectuado DN (bit 13) se establece cuando el mensaje se ha
transmitido exitosamente. El bit DN se restablece la próxima vez que el renglón
asociado va de falso a verdadero.
El bit de arranque ST (bit 14) se establece cuando el procesador acusa recibo
desde el dispositivo receptor. El bit ST se restablece cuando el bit DN, ER o
TO se establece.
El bit de habilitación EN (bit 15) se establece cuando las condiciones del
renglón se hacen verdaderas y la instrucción se ejecuta. Permanece establecido
hasta que la transmisión de mensaje se finaliza y el renglón se hace falso.
ignore if timed out:
to be retried:
awaiting execution:
error:
message done:
message transmitting:
message enabled:
control bit address:
0
TO
0
NR
0
EW
0
ER
0
DN
0
ST
0
EN
N7:0/8
Tabla de contenido
