Tabla de contenido
Preface
Manual de referencia del juego de instrucciones
Dirección
Clasificación
S:2/14
Configuración
dinámica
B–22
Descripción
Bit de selección de overflow matemático
Se aplica a los procesadores SLC 502, SLC
5/03 y SLC 5/04.
Establezca este bit cuando usted vaya a a
usar la adición o resta de 32 bits. Cuando
S:2/14 es establecido y el resultado de una
instrucción ADD, SUB, MUL o DIV no se
puede representar en la dirección de destino
(underflow u overflow),
el bit de overflow S:0/1 se establece,
el bit de interrupción por overflow S:5/0 se
establece, y
la dirección de destino contiene los 16 bits
sin signo truncados y menos significativos
del resultado.
La condición predeterminada de S:2/14 se
restablece (0). Cuando S:2/14 se restablece y
el resultado de una instrucción ADD, SUB,
MUL o DIV no se puede representar en la
dirección de destino (underflow u overflow),
el bit de overflow S:0/1 se establece,
el bit de interrupción por overflow S:5/0 se
establece, y
la dirección de destino contiene 32767 si el
resultado es positivo o -32768 si el
resultado es negativo.
Nota: El estado de bit S:2/14 no afecta la
instrucción DDV. Además, no afecta el
contenido del registro matemático cuando se
usan instrucciones MUL y DIV.
Para programar esta característica, use la
función de monitor de datos para establecer o
pone a cero este bit. Para proporcionar
protección contra la modificación accidental de
monitor de datos de su selección, programe
una instrucción OTL incondicional en la
dirección S:2/14 para asegurar la operación de
overflow matemático nuevo. Programe una
instrucción incondicional OTU en la dirección
S:2/14 para asegurar la operación de overflow
matemático original.
Vea el capítulo 3 de este manual para obtener
un ejemplo de matemática de 32 bits con
signo .
Fijo,
5/02
5/03
5/01
5/04
Tabla de contenido
