Figura 2-40 Desactivación De Los Bits De Estado; Sts_Syn; Acceso A Las Interfaces De Control Y Respuesta En La Programación Con Step - Siemens SIMATIC ET 200S Instrucciones De Servicio

1Count24V/100kHz
2.9 Lectura del recorrido
Bits de respuesta Significado
STS_OFLW Límite superior de contaje excedido
STS_UFLW Límite inferior de contaje excedido
Ambos bits deben ser desactivados.

STS_SYN

Estado de la sincronización:
Al terminar la sincronización se activa el bit STS_SYN. Debe ser desactivado mediante el bit de
control RES_STS.
Acceso a las interfaces de control y respuesta en la programación con STEP 7
Tabla 2-28 Acceso a las interfaces de control y respuesta en la programación con STEP 7
Interfaz de respuesta
Interfaz de control
Las instrucciones de carga y transferencia también son posibles con las CPUs 3xxC, CPUs 3xx con MMC, CPUs 4xx (a
1
partir de V3.0) y WinLC RTX (CPU PC).
Desactivación de los bits de estado
STS_SYN, STS_OFLW, STS_UFLW, STS_ND
Figura 2-40
118
Configuración con STEP 7
mediante el archivo GSD
(catálogo hardware\PROFIBUS DP\Otros
aparatos de campo\I/O\ET 200S)
Leer con la SFC 14 "DPRD_DAT"
Escribir con la SFC 15 "DPWR_DAT"
Desactivación de los bits de estado
Configuración con STEP 7
desde HW Config
1)
(catálogo hardware\PROFIBUS DP\
ET 200S)
Instrucción de carga p. ej., L PED
Instrucción de transferencia p. ej., T PAD
Instrucciones de servicio, 04/2008, A5E00245159-06
Funciones tecnológicas