Siemens SIMATIC S5-135U Instrucciones De Programacion página 400

N o t a 1 :
Transmitir/recibir n bloques de datos significa que la función
correspondiente ha sido llamada sucesivamente n veces.
En el ejemplo, para simplificar la representación, primeramente se ha
transmitido o recibido.
La transmisión (CPU 3 ) y recepción (CPU 2 ) sin embargo se puede realizar
de forma simultánea (ver capítulo "Procesamiento paralelo en autómatas
rnultiprocesadores").
E n
el ejemplo, durante la transmisión de los blo-
ques de datos K y
L,
son recibidos los bloques de datos
H
e 1.
El ejemplo aclara la organización en cola de espera de la memoria inter-
media: Los bloques de datos enviados primeramente (A,B,C . . . ) son posterior-
mente recibidos (A,B,C . . . ) .
Resumen :
La
memorización intermedia en el coordinador KOR C tiene la misión de igualar
los procesos asíncronos de CPUs de transmisión y recepción y sus diferentes
tiempos de elaboración.
Puesto que la capacidad de la memoria intermedia es limitada, el receptor
debe comprobar "frecuentemente" y "regularmente", si los datos están memo-
rizados (función TEST DE RECEPCION, capacidad de recepción
>
O ) o intentar
recoger datos memorizados (función RECEPCION).
Es conveniente llamar de forma repetida la función RECEPCION hasta que la
capacidad de recepción sea igual a O. De este modo los datos transmitidos
no permanecen mucho tiempo memorizados de forma intermedia sino que perma-
necen disponibles para el receptor. Con ello quedan bloques de memoria
libres (la capacidad de transmisión aumenta). Así se evita el bloqueo del
transmisor (es decir la capacidad de transmisión queda agotada, es igual a
cero).
Mientras que la situación ideal es que la capacidad de recepción sea cero
(todos los datos transmitidos han sido recibidos por el receptor), el que
la capacidad de transmisión sea cero obedecería a diferentes errores en la
realización del proyecto:
- La función TRANSMISION es llamada muy frecuentemente,
-
La función RECEPCION es llamada muy pocas veces,
-
A los caminos de unión les han sido asignados muy pocos bloques de
memoria.
L a
capacidad de la memoria intermedia no es suficiente para
compensar una posible desproporción momentánea entre la frecuencia de
transmisión y recepción.