Modo de funcionamiento y campo de aplicación
Un bus común (= bus S5) permite a los procesadores acceder sucesivamente a las tarjetas
periféricas. Una tarjeta suplementaria -el coordinador- asigna el acceso al bus S5 a los
diferentes procesadores. Solamente el procesador al que en ese momento se le haya asignado
el bus, podrá acceder a la periferia.
El bus S5 permite a los procesadores intercambiar datos entre sí. Este intercambio de datos se
realiza a través de una memoria de trabajo incorporada en el coordinador.
Modo de funcionamiento
El ciclo siguiente se repite continuamente en el caso de un solo procesador:
1.
Se escrutan todas las tarjetas de entrada asignadas al procesador y los valores leídos se
transfieren a la imagen de proceso de entradas (PAE).
2.
Los valores contenidos en el PAE son elaborados por el programa de usuario y los
valores de salida se inscriben en la imagen de proceso de salidas (PAA).
3.
Los valores contenidos en esta PAA serán transferidos a las tarjetas de salida asignadas
al procesador.
El tiempo que precisa el procesador para la ejecución de estas tres fases se denomina tiempo
de ciclo.
El ciclo debe realizarse de manera suficientemente rápida. Los estados del proceso no deben
evolucionar mas rápido que el tiempo de reacción requerido por el procesador. De lo contrario,
el proceso no puede ser controlado. El tiempo de reacción máximo debe elevarse al doble del
tiempo de ciclo. El tiempo de ciclo depende de la estructura y de la longitud del programa de
usuario (ver abajo) y normalmente no es constante.
Para los procesos que precisen el mando de señales en intervalos de tiempo constantes, el
autómata. puede ser dotado adicionalmente de un programa controlado por tiempo.
Transcurrido el tiempo programado, se interrumpe el programa cíclico y se pasa a ejecutar el
programa controlado por tiempo. La CPU 928, puede elaborar hasta
9
programas de reloj
distintos. Consecuentemente el tiempo de ciclo se alarga por el tiempo de ejecución de dicho
programa.
A una señal de proceso que requiera una reacción extremamente rápida se le puede asignar en
el procesador un programa controlado por alarma. En presencia de una alarma, el procesador
interrumpe el programa cíclico o el programa controlado por tiempo y ejecuta el programa de
alarma.
En el caso mas desfavorable, el tiempo de ciclo sería la suma del tiempo de ejecución del
programa cíclico y de los programas de tiempo y de alarmas que pueden ser llamados varias
veces dentro de un mismo programa cíclico de usuario. Cada procesador vigila su tiempo de
ciclo. Cuando se sobrepasa el valor límite programado para el tiempo de ciclo, el procesador
interrumpe la ejecución del programa, pasa a STOP al igual que los demás procesadores y
retira las señales de salida.