Mitsubishi Electric Melsec System Q Manual De Usuario página 152

5 TIEMPO DE PROCESAMIENTO DE ENLACE DE DATOS
5 - 31
(3) Estación maestra (RWr)
Esto indica el tiempo desde el momento que los datos se asignan al dispositivo
del CPU de la estación local hasta que los datos se almacenen en el dispositivo
del CPU de la estación maestra.
[Expresión]
[Valor normal]
(a) Modo asíncrono
SM + LS (1
SM: Tiempo de exploración de programa de secuencia de la estación
maestra
LS: Tiempo de exploración de enlace (vea sección 5.1)
SL: Tiempo de exploración de programa de secuencia de la estación
local
m: Constante (asignación cíclica expandida)
Asignación cíclica expandida
m
(Ejemplo) Cuando el tiempo de exploración de secuencia para la estación
maestra es de 20 ms, el tiempo de exploración de enlace es de 3 ms,
la asignación cíclica expandida es "doble", y el tiempo de exploración
de secuencia para el procesamiento de la estación local es de 10 ms.
SM + LS
= 20 + 3
= 42 [ms]
(b) Modo síncrono
(SM n)
SM: Tiempo de exploración de programa de secuencia de la estación
maestra
SL: Tiempo de exploración de programa de secuencia de la estación
local
LS: Tiempo de exploración de enlace (vea sección 5.1)
n: (LS
decimal se redondea por arriba al próximo número entero.
m: Constante (asignación cíclica expandida)
Asignación cíclica expandida
m
(Ejemplo) Cuando el tiempo de exploración de secuencia para la estación
maestra es de 20 ms, el tiempo de exploración de enlace es de 3 ms,
la asignación cíclica expandida es "doble", y el tiempo de exploración
de secuencia para el procesamiento de la estación local es de 10 ms.
(SM
= (20
= 30 [ms]
estación local (RWw)
m + 1) + SL [ms]
simple
1
(1 m + 1) + SL [ms]
(1 3 + 1) + 10
1 + SL [ms]
m/SM) valor cuando las fracciones siguiendo la coma
simple
1
n) 1 + SL [ms]
1) 1 + 10
MELSEC-Q
doble cuádruple
3 7
doble cuádruple
3 7
óctuple
15
óctuple
15
5 - 31