Reer PHARO Instrucciones De Servicio página 98

PHARO
98
OSSDs
Pareja de salidas de aviso
Tensión de corte HIGH a 500 mA
Tensión de corte LOW
Fuente de corriente conmutada
11)
Corriente de fuga
Inductancia de carga
Capacidad de carga
Secuencia de maniobras (sin conmutación
ni evaluación múltiple)
Resistividad admisible
Anchura de pulso de test
Frecuencia de test
Tiempo de conmutación de las OSSDs de
rojo a verde
Asincronía al conectar las OSSDs entre
OSSD2 y OSSD1
Salidas de señalización campo de aviso,
suciedad de la pantalla frontal/error, reset
necesario
Tensión de corte HIGH a 200 mA
Fuente de corriente conmutada
Limitación de corriente (tras 5 ms a 25 °C)
Tiempo de retardo de la conexión
Tiempo de retardo de la desconexión
10)
Válido para tensiones entre U
11)
En caso de error (interrupción de la línea de 0 V), en la línea OSSD fluye como máximo la corriente de fuga. El
elemento de control conectado a continuación debe detectar este estado como LOW. Un FPLC (fail-safe
programmable logic controller = controlador lógico programable de seguridad) debe detectar ese estado.
12)
Cuando la secuencia de maniobras es pequeña, la máxima inductancia de carga admisible es mayor.
13)
Limitar a este valor la resistividad de cada hilo con respecto al elemento postconectado, con el fin de que se
detecte con seguridad un cortocircuito entre las salidas. (Observe además la EN 60 204-1.)
14)
Las salidas se prueban siempre cíclicamente en estado activo (breve conmutación LOW). Al seleccionar los
elementos de control postconectados hay que asegurarse de que los pulsos de test no causen una desco-
nexión.
12)
13)
14)
y 0 V.
v
Mínimo Típico
2 semiconductores PNP, a prueba de
10)
cortocircuitos , con supervisión de
cortocircuitos entre las salidas de
conmutación
U – 2,7 V
V
0 V 0 V
6 mA 0,2 A
Dependiente de la inductancia de
carga
230 µs
120 ms
120 ms
1,3 ms
U – 3,3 V
V
100 mA
600 mA
1,4 ms
0,7 ms
Máximo
U
V
3,5 V
0,5 A
250 µA
2,2 H
2,2 µF a
50
2,5
300 µs
2 ms
U
V
200 mA
920 mA
2 ms
2 ms
8540587 - Rev.1