Tabla de contenido

Esquema

fig. 7 (block diagram of jack locations)
ENTRADA
V
ENTRADA DIRECTA BALANEADA
PREAMPLIFICADOR
V
V
ENVŒO
RETORNO
INSERTAR
DSP
SALIDA POR LŒNEA
ETAPA DE
POTENCIA
V
V
Apéndices
17
Tabla de contenido
loading

Tabla de contenido