Tabla de contenido
7.2.4
Estado del aparato HART
Definición
Los dos bytes de estado HART (estado del aparato HART) que se transfieren con cada respuesta
del aparato de campo contienen información de errores de la comunicación HART, del comando
HART y del estado del aparato.
Estos datos son evaluados, entre otros, por el módulo de periferia y se notifican a la CPU por
medio de avisos de mantenimiento.
Descripción
El 1.er y 2.º byte de estado tiene la siguiente estructura:
Tabla 7-1
Con bit 7 = 1: Error de comunicación
Bit 6 = 1
Bit 5 = 1
Bit 4 = 1
Bit 3 = 1
Bit 2 = 0
Bit 1 = 1
Bit 0 = 0
con bit 7 = 0: bit 0 a 6 específico conforme al telegrama de respuesta
Tabla 7-2
Bit 7 = 1
Bit 6 = 1
Bit 5 = 1
Bit 4 = 1
Bit 3 = 1
Bit 2 = 1
Bit 1 = 1
Bit 0 = 1
Ex-AQ 2xI HART
Manual de producto, 04/2021, A5E50743492-AA
1.er byte de estado
Error de paridad
Desbordamiento
Error de frame (framing)
Error de suma de verificación
reservado
Desbordamiento del búfer de recepción
reservado
2.º byte de estado
Fallo del aparato
Configuración modificada
Arranque (cold start)
Más información de estado disponible
Intensidad de salida analógica fija
Intensidad de salida analógica saturada
Variable secundaria fuera de rango
Variable principal fuera de rango
Función HART
7.2 Conexión al sistema
45
Tabla de contenido
