Mitsubishi Electric MELSEC Serie Manual De Instrucciones página 147

Controladores lógicos programables
Tabla de contenido
FX
-4AD y FX
-4AD
3U
3UC
Dir. 22 de la
memoria búfer
Bit 2
Bit 3
Bit 4
Bit 5
Bit 6
Bit 7
Bit 8
Bit 9 a bit 15
Tab. 5-23: Función de los bits 0 a 8 de la dirección 22 de la memoria búfer (2ª parte)
INDICACIONES
También con la adición activada (bit 0 de la dir. 22) se comprueba antes de la adición si el
valor captado sobrepasa o no llega al rango de entrada permitido.
Para utilizar la transferencia automática de los valores pico (bit 4 de la dir. 22) debe activarse
que el bit 3 de la dir. 22 almacene estos valores pico.
Antes de poder transferir automáticamente las alarmas de los valores límite (bit 5 de la
dir. 22) hay que activar con el bit 1 de la dir. 22 el reconocimiento de los valores límite.
Cuando se vaya a transferir automáticamente el estado de las modificaciones bruscas de
las señales de entrada (bit 6 de la dir. 22) hay que activar también el reconocimiento de una
modificación brusca de la señal de entrada mediante el bit 2 de la dir. 22.
Guardar datos en la EEPROM del FX
Los valores en la direcciones 22 y 125 a 129 de la memoria buffer se escriben también en la
EEPROM del módulo de entrada analógica. Esta memoria se puede escribir hasta 10000 veces
como máximo. Por eso, no transfiera cíclicamente los valores mediante un programa a estas
direcciones de la memoria búfer y, por lo tanto, al EEPROM.
Serie MELSEC FX
/FX
3G
Funcionamiento
Reconocer una modifica-
ción brusca de la señal
de entrada
Almacenamiento de
valores MÍN y MÁX
Transferencia automática
de los valores MIN/MAX
Transferencia automática
de las alarmas de valor
límite
Transferencia automática
del estado de la modifica-
ción brusca de la señal de
entrada
Transferencia automática
del estado de los rebasa-
mientos de rango
Transferencia automática
de los mensajes de error
No ocupado
/FX
, Módulos analógicos
3U
3UC
Descripción
Cuando la diferencia entre dos valores medidos
sucesivamente sobrepasa el valor especificado
para el canal de entrada correspondiente en las
direcciones 91 a 94, se define el bit correspondiente
en la dirección 27 de la memoria.
En las direcciones 101 a 104 de la memoria se
escribe el valor más bajo y en las direcciones
111 a 114 el más alto que se haya escrito en
las direcciones 10 a 13.
En la transferencia automática se transfieren los
valores captados más bajos (dir. 101 a 104) y los
más elevados (dir. 111 a 114) a la primera dirección
del área de datos del PLC que esté indicada en la
dirección 125 de la memoria búfer. Este área consta
de ocho registros de datos continuos.
En la transferencia automática se transfieren las
alarmas por el rebasamiento por exceso o por
defecto del valor límite definido por el usuario
(dir. 26) a la dirección del registro de datos que esté
indicada en la dirección 126 de la memoria búfer.
Cuando se define el bit 6, el estado de la
modificación brusca de la señal de entrada
(dir. 27) se escribe automáticamente en la
dirección del registro de datos indicada en la
dirección 127 de la memoria búfer.
Cuando se define el bit 7, el estado de los
rebasamientos de rango (dir. 28) se escribe
automáticamente en la dirección del registro
de datos indicada en la dirección 128 de la
memoria búfer.
En la transferencia automática de los mensajes
de error (dir. 29) se escriben automáticamente en
el registro de datos del PLC cuya dirección figure
en la dirección 129 de la memoria búfer.
-4AD/FX
-4AD
3U
3UC
Memoria búfer
Referencia
Secciones
5.4.11
5.4.18
Sección
5.4.20
Secciones
5.4.20
5.4.22
Secciones
5.4.10
5.4.23
Secciones
5.4.11
5.4.24
Secciones
5.4.12
5.4.25
Secciones
5.4.13
5.4.26
5 - 27
Tabla de contenido
loading

Este manual también es adecuado para:

Melsec fx3gMelsec fx3uMelsec fx3uc

Tabla de contenido