Siemens SIMATIC ET 200AL Manual página 1046

T Retardo para la duración de la prueba de cortocircuito:
sct
• "0" si no se ha configurado ninguna prueba de cortocircuito
• "0" para canales 1oo2 que cambian de "1" a "0" y opción "Supply value 0" (proporcionar valor 0)
configurada para un comportamiento de discrepancia
• "Duration of short-circuit test" (duración de la prueba de cortocircuito) + tiempo "Input filters" (filtros de
entrada) si la prueba de cortocircuito está configurada
(Confirmación: "Input filters" (filtros de entrada) puede darse dos veces en la ecuación de T
prueba de cortocircuito está configurada.)
T Worst Case Delay Time: tiempo de respuesta máximo desde una transición de señal en la entrada digital
WCDT_i
hasta la disponibilidad fiable del telegrama de seguridad disponible para la solicitud de la CPU de seguridad
El término "2 x T
respuesta máximo del módulo de seguridad) permite que otros retardos de entrada finalicen
justo después de empezar un ciclo. Las entradas digitales del módulo de seguridad procesan y
notifican los datos de entrada modificados en el próximo ciclo.
B.3 Parámetros del tiempo de respuesta para las salidas digitales del
F-DI 4/F-DQ 2
Tiempo de respuesta máximo de las salidas digitales del módulo de seguridad F-DI 4/F-DQ 2
T
WCDT_q
T
OFDT_q
Cuando la prueba de desactivación está desactivada, es posible que un fallo de canal no se
detecte hasta que se produzca un cambio de valor de proceso de "1" a "0" en la salida
correspondiente. Cuando la prueba de desactivación está desactivada y el valor de proceso es
"1" para un canal concreto, los interruptores de salida correspondientes no son manipulados
por las diferentes medidas de seguridad.
Siendo:
T Tiempo de ciclo interno del módulo de seguridad
cycle
T Tiempo de retardo de un fallo: tiempo de respuesta máximo para que las salidas digitales del módulo
OFDT_q
desactiven una salida tras detectar un fallo de canal o de módulo
T "Maximum readback time" (tiempo de relectura máx.) configurado para el canal
rb
T "Maximum readback time switch on test" (tiempo de relectura máx. prueba de activación) configurado
rb_swon
para el canal
T Worst Case Delay Time: Tiempo de respuesta máximo de la salida digital DC del módulo de seguridad
WCDT_q
desde que se recibe un telegrama de seguridad del programa de seguridad en la CPU de seguridad hasta
la transición de señal en la salida digital
El término "2 x T
seguridad justo después de empezar un ciclo. Las salidas digitales del módulo de seguridad
procesan la solicitud de salida modificada y aplican nuevos datos a los interruptores de salida
en el próximo ciclo.
Una vez las salidas digitales del módulo de seguridad ordenan al interruptor de salida que
cambie, la tensión real en la carga no debería aplicarse hasta que haya finalizado el tiempo de
Módulo de entradas/salidas digitales F-DI 4+F-DQ 2x24VDC/2A, 4xM12 (6ES7146-5FF00-0BA0)
Manual de producto, V1.0, 03/2022, A5E51082349-AB
B.3 Parámetros del tiempo de respuesta para las salidas digitales del F-DI 4/F-DQ 2
" del "maximum response time of the fail-safe module" (tiempo de
cycle
= T + MAX (T , T
rb rb rb_swon
= T
WCDT_q
" permite que se proporcione un nuevo valor de proceso desde la CPU de
cycle
) + 2 x T
cycle
Tiempos de respuesta
si la
WCDT_i
97