Explicaciones - Siemens SIMATIC S7-1500 Manual De Producto

Configuración/área de direcciones
4.3 Funcionamiento manual (sin objeto tecnológico)

Explicaciones

Bit de control/valor
EN_CAPTURE
EN_SYNC_DN
EN_SYNC_UP
LD_SLOT_m
RES_EVENT
Reservado
RES_ERROR
SET_DIR
SET_DQ0
SET_DQ1
70
Explicaciones
Este bit habilita la función de Capture. El restablecimiento del bit desactiva un EVENT_CAP
activado en la interfaz de respuesta.
Con este bit se habilita la sincronización del contador al contar en sentido descendente si se
utiliza un encóder incremental o un generador de impulsos. El restablecimiento del bit desacti-
va un EVENT_SYNC activado en la interfaz de respuesta.
Con este bit se habilita la sincronización del contador al contar en sentido ascendente si se
utiliza un encóder incremental o un generador de impulsos. El restablecimiento del bit desacti-
va un EVENT_SYNC activado en la interfaz de respuesta.
Con esta solicitud de carga se especifica el significado del valor en SLOT_m:
0000 significa: Ninguna acción, estado de hibernación
•
0001 significa: Cargar valor de contaje (con encóder incremental o generador de impulsos)
•
No se admite 0010
•
0011 significa: Cargar valor de arranque (con encóder incremental o generador de impul-
•
sos)
0100 significa: Cargar valor de referencia 0
•
0101 significa: Carga del valor de comparación 1
•
0110 significa: Cargar límite de contaje inferior (con encóder incremental o generador de
•
impulsos)
0111 significa: Cargar límite superior de contaje (con encóder incremental o generador de
•
impulsos)
No se admite 1000 a 1111
•
El módulo tecnológico ejecuta la acción correspondiente en cuanto cambia LD_SLOT_m.
Si se cargan valores simultáneamente a través de LD_SLOT_0 y LD_SLOT_1, se aplica prime-
ro el valor de SLOT_0 y a continuación el valor de SLOT_1 de forma interna. Esto puede dar
lugar a estados intermedios inesperados.
Con este bit se inicia la desactivación de los eventos guardados en los bits de respuesta
EVENT_ZERO, EVENT_OFLW, EVENT_UFLW, EVENT_CMP0, EVENT_CMP1 .
Los bits de reserva deben estar ajustados a 0.
Con este bit se inicia la desactivación de los estados de error guardados LD_ERROR y
ENC_ERROR .
Con este bit se predefine el sentido de contaje con el tipo de señal "Impulso (A)".
0 significa: ascendente
•
1 significa: descendente
•
Con este bit se activa la salida digital DQ0 cuando TM_CTRL_DQ0 está establecido en 0.
Con la función "Tras comando Set de CPU hasta valor referencia", SET_DQ0 actúa indepen-
dientemente de TM_CTRL_DQ0, siempre y cuando el valor de contaje no coincida con el valor
de comparación.
Con este bit se activa la salida digital DQ1 cuando TM_CTRL_DQ1 está establecido en 0.
Con la función "Tras comando Set de CPU hasta valor referencia", SET_DQ1 actúa indepen-
dientemente de TM_CTRL_DQ1, siempre y cuando el valor de contaje no coincida con el valor
de comparación.
Módulo tecnológico TM PosInput 2 (6ES7551-1AB00-0AB0)
Manual de producto, 06/2018, A5E03982220-AB