Tabla de contenido
20 de junio de 2005
6.2
ESTRUCTURA DE CIRCUITOS
6.2.1
DIAGRAMA DE BLOQUES
SDRAM
F-ROM
8MB
2MB
VLCDC
OPU
CCD
Driver
LM98513
4,7 μ m
LVDS
DAC
P/H
GASBUP
SBU
ADF
AKS
Lámpara de
Inversión
exposición
MDB
Motor de
Driver
escaneo
Esta máquina utiliza la arquitectura GW (Grand Workware), que permite ampliar la
copiadora a MFP mediante la instalación de componentes modulares sencillos
(tarjetas SD) en el circuito del controlador. La BICU y la FCU están conectadas al
controlador mediante un bus PCI.
RIO3 x 2
CPU
RM7035C
TAR-
JETA
SD
ASIC
HDD
ATA100
Trumpet
RAM-DIMM
SSTL2
RAM-DIMM
Bus SM
SEEP
RTC
SSCG
ROM(1kbit)
MB
SIB
CDICA
I
Receptor
RI1001A
LVDS
LVDC
eSOC
I
2
(m66485)
H8/3297
UART
UART
Conv.
CC-CC
eIO
eIO
5V
12V
Sensor
P.P.
Bandeja 1
Accionador
separador
ESTRUCTURA DE CIRCUITOS
-IEEE1284
-LAN inalámbrica
-MLB2
-Bluetooth
Opción
-IEEE1394
Relé GS
NVRAM
64 MB
LSD
TAR-
JETA
SD
ASIC
PHY
PCI
Shaker
USB2.0
DIMM
Opción
COPIA
FACE3
SEGU-
RIDAD
SAF
FCUI/F
Controlador
UART
UART
ICIB
BICU
PMACA
GAVD
2
C
Tipo-R
PMACA
EEPROM
Motor
espejo
poligonal
SRAM
FROM
C
256kB
2MB
Unidad
Motor
dúplex
alim.
Giro
Motor
Motor
LD
princ.
fusión
Driver
IOB
UART
SCI sincr.
Finisher
B408
B545
B546
6-5
Circuito
TEL
RGU
Circuito
Línea tel.
com.
ext.
principal
Rec.
DTMF
FAME
SP DRV
SiG4-ASD
CCUDRV
o
MBU
SG3-NEO
Reinicio
FROM
CCUIF
seguridad
SG3-NEO
principal
SRAM
EXSRAM
(Expan.)
Opción
GWFCU3
+5V
NRS
MK1I/F
+5VE
LDB
LD
LD
DC-DC
AC-DC
+5VE
1
+5V
+24V
DC-DC
+12V
2
-12V
Unidad
Alimenta-
fusión
ción AC
PSU
Bandeja
bypass
UART
LCT
UART
BANCO
B195D920.WMF
Capítulos
Tabla de contenido
