Festo CPX-FVDA-P2 Manual De Instrucciones página 39

Cuadro general del sistema CPX-FVDA-P2
Patrón de bits de los datos de entrada: byte 0 y byte 1
Byte Bit 7
Byte 0 Reserva-
do
0
Byte 1 Inhibi-
ción por
canales
0 = Apa-
gado
1 = En-
cendido
1) Estos bits devuelven los estados reales lógicos. Los estados no se determinan con mediciones. No se evalúan tensiones externas en
las salidas inhibidas o desconectadas. Si la inhibición afecta al módulo completo, estos bits devuelven señales 0. Si se inhibe un ca-
nal de salida, el bit correspondiente devuelve una señal 0.
Tab. 21 Patrón de bits de los datos de entrada (datos útiles F, byte 0 y byte 1)
Desarrollo de la confirmación
En caso de utilizar la inhibición por canales, debe asegurarse la confirmación por medio del programa
de usuario.
La siguiente descripción del desarrollo
(è Tab. 22 Descripción del desarrollo de la confirmación de errores de canal, ejemplo) muestra los
bits relevantes en la inhibición por canales en la imagen de entradas y salidas del módulo
(è Tab. 20 Patrón de bytes de los datos de salida (datos útiles F, byte 0 y byte 1)),
(è Tab. 21 Patrón de bits de los datos de entrada (datos útiles F, byte 0 y byte 1)).
N.º Secuencia
1 El módulo no está in-
hibido
Se produce un error
de canal
2 El módulo ha detecta-
do el error
El F-Host detecta el
error del conjunto
modular
Festo — CPX-FVDA-P2 — 2018-10b
Bit 6 Bit 5
Impulso de prueba
activado
CH2 CH1
0 = Activar
1 = Desactivar
Reservado
0
Inhibición Estado no-
por canales minal del
1)
canal de sa-
lida
1 (activa) X
1 (activa) X
Bit 4 Bit 3
Reservado
0
Dirección Reserva-
de datos do
0 = Devi- 0
ce to
Host (va-
lor fijo)
Estado real
del canal de
salida
2)
1)
X
0
3)
Bit 2 Bit 1
Estado real lógico
1)
CH2 CH1
0 = Apagado
1 = Encendido
Estado de error de canal
CH2 CH1
0 = Sin error
1 = Error
Estado de Confirma-
error de ca- ción del
2)
nal error de ca-
nal
0 0
3)
1 0
Bit 0
CH0
CH0
1)
39