Tabla de contenido
El Standard Event Status Register, apoyado por los registros Execution Error Register y Query
Error Register (registro de errores de consulta), comunica eventos vinculados al análisis y
ejecución de los comandos, así como al flujo de estos, las peticiones y las respuestas a través de
la interfaz. El principal uso de estos registros es durante el desarrollo de software, ya que un
procedimiento de pruebas en producción jamás deberá generar ninguno de estos errores.
Limit Event Status Register y Limit Event Status Enable Register
Este par de registros se implementan para cada salida como añadido a la norma IEEE 488.2. Su
finalidad es informar al controlador de la entrada en las condiciones de límite de corriente o
tensión, o de su salida de ellas, así como del historial de desconexiones de seguridad desde la
última lectura.
Todo bit activado en el Limit Event Status Register (LSR<
activado en el Limit Event Status Enable Register (LSE<
en el Status Byte Register, siendo <
salida 3.
El Limit Event Status Register se lee y borra mediante el comando LSR<
Enable Register se fija con el comando LSE<
Bit 7 -
Reservado para uso futuro
Bit 6 -
Se habilita cuando se produce una desconexión de seguridad por fallo que
requiere el apagado y encendido de la alimentación de corriente alterna para
reiniciar
Bit 5 -
Reservado para uso futuro
Bit 4 -
Se habilita cuando existe una desconexión por sobretemperatura en la salida
Bit 3 -
Se habilita cuando existe una desconexión por sobrecorriente en la salida
Bit 2 -
Se habilita cuando existe una desconexión por sobretensión en la salida
Bit 1 -
Se habilita cuando la salida alcanza el límite de corriente (modo de corriente
constante)
Bit 0 -
Se habilita cuando la salida alcanza el límite de tensión (modo de tensión
constante)
Registros Standard Event Status (ESR y ESE)
El Standard Event Status Register está definido por el estándar GPIB de la norma IEEE 488.2. Se
trata de un campo de bits, en donde cada bit es independiente e indica lo siguiente:
Bit 7
Power On (encendido). Se habilita cuando se enciende el instrumento.
Bits 6 y 1: No usados, permanentemente 0.
Bit 5
Command Error (error de comando). Se habilita cuando se detecta un error de
sintaxis en un comando o parámetro.
El analizador se reinicia y el análisis continúa en el siguiente byte del flujo de
entrada.
Bit 4
Execution Error (error de ejecución). Habilitado cuando se escribe un valor
distinto de cero en el Execution Error Register, si un comando sintácticamente
correcto no puede ejecutarse por cualquier razón.
Bit 3
Verify Timeout Error (tiempo para verificación agotado). Se habilita cuando
un parámetro se fija especificando "verificar" y no se alcanza el valor en 5
segundos. Por ejemplo, cuando la tensión de salida se ve ralentizada por un
gran condensador situado en esta.
> igual a 1 para la salida 1, 2 para la salida 2 y 3 para la
N
> <
> y se lee con el comando LSE<
N
NRF
Página 30
>) que se corresponda con un bit
N
>) provocará la activación del bit LIM<
N
>?. El Limit Event Status
N
>
N
>?.
N
Tabla de contenido
