Tabla de contenido
Bloqueo de la interfaz
11.1.6
Todas las interfaces remotas se encuentran activas en todo momento, para evitar la necesidad de
seleccionar la interfaz activa y para asegurar que la interfaz LAN se encuentre siempre disponible
(según exige la norma LXI). Para reducir el riesgo de que el instrumento se encuentre, sin saberlo,
bajo el control de dos interfaces al mismo tiempo, el conjunto de instrucciones incorpora un
sencillo mecanismo de bloqueo y liberación. El bloqueo se libera automáticamente cuando es
posible detectar la desconexión, o cuando se pulsa la tecla Local. El acceso a las interfaces
puede además restringirse usando las páginas web.
Cualquier interfaz puede solicitar el control exclusivo de la unidad enviando un comando «IFLOCK
1». El bloqueo solamente se liberará enviando un comando «IFLOCK 0» desde la instancia de
interfaz que tenga en ese momento el bloqueo, pudiendo consultarse su estado desde cualquier
interfaz enviando el comando «IFLOCK?». La respuesta a esta petición será «-1» si el bloqueo
pertenece a otra instancia de interfaz, «0» si la interfaz está libre y «1» si el bloqueo pertenece a la
instancia de interfaz solicitante. El envío de cualquier comando desde una interfaz sin privilegios
de control que intente cambiar el estado del instrumento activará el bit 4 del Standard Event Status
Register (registro de estado de eventos estándar) y colocará un 200 en el Execution Error Register
(registro de errores de ejecución) para indicar que no se dispone de privilegios suficientes para la
acción solicitada.
Nota: también es posible configurar desde la interfaz web los privilegios de una interfaz particular
para fijarlos en modo «solo lectura» o «sin acceso».
Comunicación de estado
11.1.7
El modelo estándar de comunicación de estado y errores descrito en la norma IEEE 488.2 fue
diseñado para la interfaz GPIB y contiene algunas funcionalidades diseñadas para usarse con las
prestaciones de hardware Service Request (petición de servicio) y Parallel Poll (sondeo en
paralelo) de tal interfaz, así como para dar cabida a su funcionamiento en semidúplex. A pesar de
que dichas funcionalidades son de poca utilidad con otras interfaces, este instrumento pone a
disposición de cualquiera de ellas el juego completo de prestaciones. Para cada instancia
potencial de interfaz se mantiene un conjunto separado de muchos de los registros de estado y
error. Las interfaces GPIB, USB y RS232 proporcionan una instancia individual cada una, mientras
que la interfaz LAN proporciona dos: una para la página web y otra para cada una de las dos
interfaces de socket TCP. El disponer de un modelo de estado separado para cada instancia de
interfaz asegura que los datos no se pierdan, ya que muchos comandos de petición de estado
(p. ej., «*ESR?») limpian el contenido de un registro tras leerse su valor actual.
El conjunto completo de registros de estado y error y los bits individuales que contienen se
muestra en el diagrama de modelo de estado y se describe en detalle a continuación, pero en
breve el estado se mantiene utilizando cinco registros principales: Limit Event Status Register
(registro de estado de eventos de límite) para cada salida, Standard Event Status Register
(registro de estado de eventos estándar) y Execution Error Register (registro de errores de
ejecución). En el Status Byte Register (registro de byte de estado) se presenta un resumen de
acuerdo con la selección de cuatro registros en máscara: el Limit Status Enable Register (registro
de activación de estado de límites) de cada salida y el Standard Event Status Enable Register
(registro de activación de estado de eventos estándar). Otros dos registros en máscara más,
Service Request Enable Register (registro de activación de peticiones de servicio) y Parallel Poll
Response Enable Register (registro de activación de respuesta de sondeo en paralelo), controlan
la operación de las prestaciones GPIB de hardware Service Request y Parallel Poll (y el mensaje
ist asociado) respectivamente. Se recomienda que, al controlar la unidad mediante cualquier
interfaz que no sea GPIB, el programa controlador simplemente lea los registros principales de
estado directamente.
Página 29
Tabla de contenido
