Función de seguridad
Al desenergizarse, el SVI II ESD se mueve a su posición de fallo seguro. Para un controlador PST de simple efecto
el estado seguro es cuando el puerto "Actuador 1" se libera a una presión que es menor que 1 lb/pulg2 (0.069 bar,
6.9 kPa). Para un controlador PST de doble efecto, el estado seguro es cuando la presión del Actuador 1 es igual o
menor que la presión del Actuador 2. La actuación de la válvula debe de ser de un tipo que automáticamente
mueva la válvula al estado seguro cuando el controlador digital de la válvula está en su estado seguro.
El SVI II ESD está proyectado para ser parte de un subsistema de elemento final como se define por IEC 61508 y
el nivel SIL logrado de la función diseñada se tiene que verificar por el diseñador.
Límites ambientales
El diseñador de una SIF tiene que comprobar que el producto está clasificado para uso dentro de los límites
ambientales esperados como se establece en la Tabla 10 "Especificaciones ambientales" en la página A-1 de esta
Guía de inicio rápido.
Límites de aplicación
Los límites de aplicación para el SVI II ESD instalado en una SIF incluyen:
1.
La aplicación del SVI II ESD está limitada por la SIF en donde el estado seguro es el estado desenergizado
(parada) de la válvula. El controlador PST se puede operar ya sea con una o dos señales de control: 4 - 20
mA o 0 - 24 V CC.
2.
Con una señal de control de 4 - 20 mA, la operación normal es con una señal de lazo de corriente de 20
mA al controlador PST. Un comando de parada se emite llevando la corriente a 5.6 mA o menos.
3.
Con una señal de control de 0 - 24 V CC, la operación normal es con una señal de 24 V CC aplicada al
controlador PST. Un comando de parada se emite interrumpiendo el lazo o llevando la señal de voltaje a 3
V CC o menos.
Verificación del diseño
A continuación se describen los criterios de verificación para la SIF y el SVI II ESD.
1.
Un informe detallado de Análisis de Modo de Fallo, Efectos y Diagnóstico (FMEDA) está disponible en
Masoneilan. Este informe detalla todos los índices de fallos y modos de fallo así como el tiempo de vida
esperado.
2.
El diseñador tiene que verificar el nivel integrado de seguridad (SIL) alcanzado, de todo un diseño de
función instrumentada de seguridad (SIF), por medio de un cálculo de PFDavg considerando las
arquitecturas redundantes, el intervalo de prueba de verificación, le efectividad de la misma, cualquier
diagnóstico automático, el tiempo promedio de reparación y los índices específicos de fallos de todos los
productos incluidos en la SIF. Se tiene que verificar cada subsistema para asegurar el cumplimiento con los
requerimientos de la tolerancia mínima de fallo del hardware (HFT). Se recomienda la herramienta
®
exSILentia
de Exida para este propósito ya que contiene modelos precisos para el SVI II ESD y sus
índices de fallos.
3.
Al utilizar un SVI II ESD en una configuración redundante, incluya un factor de causa común de 5% en los
cálculos integrados de seguridad.
4.
Los datos de índices de fallos listados en el informe FMEDA sólo son válidos para el tiempo de vida útil de
un SVI II ESD. Los índices de fallos aumentarán algunas veces después de este período de tiempo. Los
cálculos fiables basados en los datos listados en el informe FMEDA para tiempos de misión más allá del
tiempo de vida pueden arrojar resultados que son demasiado optimistas, es decir, no se logrará el nivel
integrado de seguridad calculado.
7