1MRK 505 303-UES -
0,6
X
I>Dir
X
0,4
BLOCK
IEC07000067-4 V2 ES
Figura 71:
Diagrama lógico simplificado para el elemento de supervisión direccional con etapa de
comparación direccional integrada
7.5.8
Manual técnico
El diagrama lógico simplificado para el elemento de supervisión direccional con etapa
de comparación direccional integrada se observa en la figura 64:
|
|
Iop
a
a>
b
b
a
a>
b
b
Datos técnicos
Tabla 240:
NS4PTOC datos técnicos
Función
Valor de operación, corriente
de secuencia negativa, etapa
1-4
Relación de reposición
Retardo de tiempo
independiente para las etapas
1, 2, 3 y 4 a 0 a 2 x I
set
La tabla continúa en la página siguiente
AND
REVERSE_Int
AND
FORWARD_Int
AngleRCA
UPolMin
IPolMin
Iop
UPol
STAGE1_DIR_Int
STAGE2_DIR_Int
STAGE3_DIR_Int
STAGE4_DIR_Int
Rango o valor
(1-2500)% de
lBase
IBase
> 95% a (10-2500)% de
(0,000-60,000) s
Sección 7
Protección de corriente
STRV
STFW
FWD
AND
FORWARD_Int
AND
REVERSE_Int
RVS
OR
AND
=IEC07000067-4=2=es=Original.vsd
Precisión
± 1,0% de I
en I £ I
r
r
± 1,0% de I en I > I
r
-
± 0,2% o ± 35 ms, lo que sea
mayor
273