Procesamiento Paralelo De Peticiones De Una Instrucción Asíncrona - Siemens Fluitronic SIMATIC ET 200SP Manual De Sistema

Principios básicos de la ejecución del programa
7.3 Instrucciones que funcionan asíncronamente
Procesamiento paralelo de peticiones de una instrucción asíncrona
Una CPU puede procesar paralelamente varias peticiones de una instrucción asíncrona. La
CPU procesa las peticiones paralelamente cuando se cumplen las condiciones siguientes:
● Se llaman varias peticiones de una instrucción asíncrona al mismo tiempo.
● No se ha superado el número máximo de peticiones simultáneas para la instrucción.
La figura siguiente muestra el procesamiento paralelo de dos peticiones de la instrucción
WRREC. Ambas instrucciones se ejecutan paralelamente durante cierto tiempo.
Figura 7-2
Asignación de la llamada a la petición de la instrucción
Para ejecutar una instrucción a lo largo de varias llamadas, la CPU debe poder asignar
claramente una llamada subsiguiente a una petición en curso de la instrucción.
Para asignar la llamada a la petición, la CPU utiliza uno de los dos mecanismos siguientes,
en función del tipo de instrucción:
● Mediante el bloque de datos de instancia de la instrucción (con tipo "SFB").
● Por medio de los parámetros de entrada de la instrucción que identifican la petición.
Estos parámetros de entrada deben coincidir en cada llamada mientras se procesa la
instrucción asíncrona.
Ejemplo: una petición de la instrucción "Create_DB" se identifica mediante los
parámetros de entrada LOW_LIMIT, UP_LIMIT, COUNT, ATTRIB y SRCBLK.
La tabla siguiente muestra qué instrucción se identifica con qué parámetros de entrada.
164
Ejecución paralela de la instrucción WRREC que funciona asíncronamente
Instrucción
DPSYC_FR
D_ACT_DP
DPNRM_DG
WR_DPARM
WR_REC
RD_REC
CREATE_DB
READ_DBL
WRIT_DBL
RD_DPARA
DP_TOPOL
La petición se identifica por
LADDR, GROUP, MODE
LADDR
LADDR
LADDR, RECNUM
LADDR, RECNUM
LADDR, RECNUM
LOW_LIMIT, UP_LIMIT, COUNT, ATTRIB, SRCBLK
SRCBLK, DSTBLK
SRCBLK, DSTBLK
LADDR, RECNUM
DP_ID
Manual de sistema, 12/2016, A5E03576852-AG
Sistema de periferia descentralizada