Tabla 2-7
Estados posibles de los LED LINK y RX/TX................................................................................. 25
Tabla 2-6
Estados posibles de los LED IFM1F e IFM2F.............................................................................. 24
Tabla 2-5
Estados posibles de los LED BUS1F, BUS5F y BUS8F.................................................................. 24
Tabla 2-4
Estados posibles de los LED INTF y EXTF .................................................................................. 24
Tabla 2-3
Estados posibles de los LED MSTR, RACK0 y RACK1 .................................................................. 23
Tabla 2-2
Estados posibles de los LED RUN y STOP .................................................................................. 23
Tabla 2-1
Indicadores LED de las CPU...................................................................................................... 15
Figuras
Figura C-2
Relación entre el tiempo mínimo de paro de periferia y el tiempo máximo de bloqueo para los
niveles de prioridad >15........................................................................................................ 147
Figura C-1
Significado de los tiempos relevantes para la sincronización................................................... 144
Figura A-4
Disponibilidad....................................................................................................................... 135
Figura A-3
Common Cause Failure (CCF) ................................................................................................ 134
Figura A-2
MTBF.................................................................................................................................... 133
Figura A-1
MDT ..................................................................................................................................... 132
Figura 11-1
Sistema IO con dispositivos S2 ................................................................................................ 95
Figura 8-7
Dispositivos IO en varios armarios ........................................................................................... 74
Figura 8-6
Redundancia de sistema.......................................................................................................... 72
Figura 8-5
Periferia descentralizada monocanal conmutada en la interfaz PROFINET IO............................. 69
Figura 8-4
Periferia monocanal descentralizada conmutada en la interfaz PROFIBUS DP ............................ 66
Figura 8-3
Ejemplo de redundancia en un sistema 1de2 con fallo total ..................................................... 65
Figura 8-2
Ejemplo de redundancia en un sistema 1de2 con anomalía ..................................................... 64
Figura 8-1
Ejemplo de redundancia en una red sin anomalías .................................................................. 64
Figura 4-1
Los módulos del controlador redundante................................................................................. 47
Figura 2-3
System Expansion Card ........................................................................................................... 18
Figura 2-2
Asignación de los elementos de mando e indicadores de la CPU 410 ..................................... 15
Figura 2-1
Vista general de la configuración del sistema........................................................................... 14
CPU 410-5H Process Automation V10.1
Manual de sistema, 08/2021, A5E48814718-AC
Índice
7
