Tabla de contenido
4.3
Esquema de principio
La figura siguiente muestra el esquema de principio del F-DQ 10x24VDC/2A PP HA.
ET 200SP HA
Interfaz de bus de
fondo
Figura 4-2
Esquema de principio del F-DQ 10×24VDC/2A PP HA
Actualización del firmware
El módulo de periferia debe recibir tensión de alimentación L+ en el momento del arranque y
durante la actualización. La actualización del firmware solo puede efectuarse en el estado
operativo STOP de la CPU F.
F-DQ 10x24VDC/2A PP HA
Manual de producto, 12/2020, A5E45647671-AB
Conexión
4.3 Esquema de principio
17
Tabla de contenido
