NAiS FP Serie Manual De Hardware página 4

FP2
2.7.6 Módulo de 64 Salidas a Transistor Tipo PNP
2.7.6.1 Especificaciones
2.7.6.2 Circuito Interno
2.7.6.3 Disposición de los Pines
2.8 Especificaciones de los Módulos Mixtos
2.8.1 Módulo de 32 E DC/32 S a Transistor Tipo NPN
2.8.1.1 Especificaciones
2.8.1.2 Circuito Interno
2.8.1.3 Disposición de los Pines
2.8.2 Módulo de 32 E DC/32 S a Transistor Tipo PNP
2.8.2.1 Especificaciones
2.8.2.2 Circuito Interno
2.8.2.3 Disposición de los Pines
2.8.3 Módulo de 32 E DC con Captura de Pulsos /
32 S a Transistor Tipo NPN
2.8.3.1 Especificaciones
2.8.3.2 Circuito Interno
2.8.3.3 Disposición de los Pines
2.8.4 Módulo de 32 E DC con Captura de Pulsos /
32 S a Transistor Tipo PNP
2.8.4.1 Especificaciones
2.8.4.2 Circuito Interno
2.8.4.3 Disposición de los Pines
2.8.5 Función de Captura de Pulsos
Capítulo 3 Mapa de E/S
3.1 Fundamentos del Mapa de E/S
3.1.1 Mapa de E/S y Configuración de los Registros del Sistema3 -- 3
3.1.1.1 Tipos de Mapeados de E/S.
3.1.1.2 Notas sobre los Registros del Mapa de E/S
3.1.1.3 Asignación de Números a las Entradas y Salidas3 -- 4
3.1.2 Tabla de Elementos de E/S Ocupados por Módulo
3.2 Mapeado Arbitrario
3.2.1 Uso del Mapa Arbitrario
3.2.1.1 Ejemplo de Mapeado del Rack que
3.2.1.2 Configuración de los Registros de Sistema
3.2.1.3 Ejemplo de Mapeado con Rack de Expansión
3.2.1.4 Configuración de los Registros de Sistema
Matsushita Electric Works (Europe) AG
. . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Contiene la CPU . . . . . . . . . . . . . . . . . . . . . . . . . . .
con FPWIN GR . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
con FPWIN PRO . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . .
. . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . .
Indice de Contenidos
2 -- 39
2 -- 39
2 -- 40
2 -- 40
2 -- 41
. . . . . . . 2 -- 41
2 -- 41
2 -- 43
2 -- 43
. . . . . . . 2 -- 44
2 -- 44
2 -- 46
2 -- 46
2 -- 47
2 -- 47
2 -- 49
2 -- 49
2 -- 50
2 -- 50
2 -- 52
2 -- 52
2 -- 53
3 -- 3
3 -- 3
. . . . 3 -- 3
. . . . . . 3 -- 5
3 -- 6
3 -- 6
3 -- 6
3 -- 7
. . 3 -- 8
3 -- 10
iii