G.2.4 Instrucciones Aritméticas Bcd - NAiS FP Serie Manual De Hardware

FP2
Número Nombre
F38 Decremento en 1
P38 en datos de 32 bits
F39 Multiplicación de
P39 32 bits. Resultado
en dato de 32 bits
G.2.4 Instrucciones Aritméticas BCD
Número Nombre
F40 Suma de 4 dígitos
P40
F41 Suma de 8 dígitos
P41
F42 Suma de 4 dígitos.
P42 Destino especificado
F43 Suma de 8 dígitos
P43 Destino especificado
F45 Resta de 4 dígitos
P45
F46 Resta de 8 dígitos
P46
F47 Resta de 4 dígitos
P47 Destino especificado
F48 Resta de 8 dígitos
P48 Destino especificado
F50 Multiplicación de 4
P50 dígitos.
F51 Multiplicación de 8
P51 dígitos.
F52 División de 4 dígitos.
P52
F53 División de 8 dígitos.
P53
F55 Incremento en 1 en
P55 registos de 4-dígitos
BCD
F56 Incremento en 1 en
P56 registos de 8- - dígitos
BCD
F57 Decremento en 1 en
P57 registos de 4-dígitos
BCD
F58 Decremento en 1 en
P58 registos de 8-dígitos
BCD
Matsushita Electric Works (Europe) AG
Booleano Operando Descripción
D- - 1 D
PD- - 1
D*D S1, S2, D
PD*D
Bool Operando Descripción
B+ S, D
PB+
DB+ S, D
PDB+
B+ S1, S2, D
PB+
DB+ S1, S2, D
PDB+
B- - S, D
PB- -
DB- - S, D
PDB- -
B- - S1, S2, D
PB- -
DB- - S1, S2, D
PDB- -
B* S1, S2, D
PB*
DB* S1, S2, D
PDB*
B% S1, S2, D
PB%
DB% S1, S2, D
PDB%
B+1 D
PB+1
DB+1 D
PDB+1
B- - 1 D
PB- - 1
DB- - 1 D
PDB- - 1
Tabla de Instrucciones Matsushita
G.2 Tabla de Instrucciones de Alto Nivel
(D+1, D) - - 1 → (D+1, D)
(S1+1, S1) × (S2+1, S2) → (D+1, D)
(D) + (S) → (D)
(D+1, D) + (S+1, S) → (D+1, D)
(S1) + (S2) → (D)
(S1+1, S1) + (S2+1, S2) → (D+1, D)
(D) - - (S) → (D)
(D+1, D) - - (S+1, S) → (D+1, D)
(S1) - - (S2) → (D)
(S1+1, S1) - - (S2+1, S2) → (D+1, D)
(S1) × (S2) → (D+1, D)
(S1+1, S1) × (S2+1, S2) → (D+3, D+2,
D+1, D)
(S1) ÷ (S2) → cociente (D) resto (DT90015)
(S1+1, S1) ÷ (S2+1, S2) → cociente (D+1, D)
Resto (DT90016, DT90015)
(D) + 1 → (D)
(D+1, D) + 1 → (D+1, D)
(D) - - 1 → (D)
(D+1, D) - - 1 → (D+1, D)
Pasos
3
11
Pasos
5
7
7
11
5
7
7
11
7
11
7
11
3
3
3
3
G -- 13