Tabla de contenido
M
X
3
6
L
E
-
N
/
M
X
M
X
3
6
L
E
-
N
/
M
X
P
B
S
R
A
M
(
P
i
p
e
l
i
P
B
S
R
A
M
(
P
i
p
e
l
Para CPU de Socket 7, el leer de un dato de burst necesita cuatro Qword (Qpalabra) (Quad-word, 4x16 = 64 bits).Todavia,
PBSRAM solo necesita una vez de desifrar el dirección y automáticamente envia QWords sobrante en CPU por la sucesión
predefinido. Normalmente es como 3-1-1-1, totalmente 6 ciclos, mucho más rápido que SRAM asincronizado. PBSRAM es a
menuda usado en L2 (level 2) cache del CPU deSocket 7. No CPU para Slot 1 Socket 370 necesita PBSRAM.
P
C
1
0
0
D
I
M
M
P
C
1
0
0
D
I
M
M
SDRAM
DIMM que soporta 100MHz CPU
P
C
1
3
3
D
I
M
M
P
C
1
3
3
D
I
M
M
SDRAM
DIMM que soporta 133MHz CPU
P
C
I
(
P
e
r
i
p
h
e
r
a
l
P
C
I
(
P
e
r
i
p
h
e
r
a
l
Un Bus para conexión interno de los dispositivos periferico , canal de datos de velocidad alta entre el ordenador y la tarjeta de
expansión.
3
6
L
E
-
V
3
6
L
E
-
V
n
e
d
B
u
r
s
t
S
R
A
M
i
n
e
d
B
u
r
s
t
S
R
A
FSB
bus reloj.
FSB
bus reloj.
C
o
m
p
o
n
e
n
t
I
n
t
e
C
o
m
p
o
n
e
n
t
I
n
t
e
)
M
)
r
f
a
c
e
)
B
u
s
r
f
a
c
e
)
B
u
s
86
M
a
n
u
a
l
e
n
L
í
n
e
a
M
a
n
u
a
l
e
n
L
í
n
e
a
Tabla de contenido
