Tabla de contenido
M
X
4
B
S
M
X
4
B
S
P
B
S
R
A
M
(
P
i
p
e
l
i
n
e
P
B
S
R
A
M
(
P
i
p
e
l
i
n
e
Para una CPU Socket 7, una ráfaga de lectura de datos necesita 4 QWord (Quad-word, 4x16 = 64 bits). La PBSRAM sólo
necesita una vez para decodificar una dirección y automaticamente envía las restantes a la CPU de acuerdo a una secuencia
predefinida. Normalmente es 3-1-1-1, en total 6 estados de reloj, lo que es más rápido que la SRAM asíncrona. La PBSRAM se
usa a menudo en la cache L2 (nivel 2) de la CPU Socket 7. Las CPU Slot 1 y Socket 370 no necesitan PBSRAM.
.
P
P
C
C
-
-
1
1
0
0
0
0
D
D
I
I
M
M
M
M
SDRAM
DIMM que soporta 100MHz CPU
P
P
C
C
-
-
1
1
3
3
3
3
D
D
I
I
M
M
M
M
SDRAM
DIMM que soporta 133z CPU
P
C
-
1
6
0
0
o
r
P
C
-
2
1
P
C
-
1
6
0
0
o
r
P
C
-
2
1
Basada en la frecuencia FSB, la DDR DRAM tiene dos tipos de frecuencias de trabajo: 200MHz y 266MHz. Como el bus de
datos de la DDR DRAM es de 64-bit, proporciona un ancho de banda para trabsferencia de datos de hasta 200x64/8=1600MB/s,
y 266x64/8=2100MB/s. Así pues, la PC-1600 DDR DRAM trabaja a una frecuencia de FSB de 100MHz y la PC-2100 DDR
DRAM a 133MHz.
d
B
u
r
s
t
S
R
A
M
)
d
B
u
r
s
t
S
R
A
M
)
FSB
bus clock.
FSB
bus clock.
0
0
D
D
R
D
R
A
M
0
0
D
D
R
D
R
A
M
76
M
a
n
u
a
l
O
n
l
i
n
e
M
a
n
u
a
l
O
n
l
i
n
e
Tabla de contenido
