Tabla de contenido
Bit 7:
Power On (encendido). Se configura cuando se enciende por primera vez el instrumento.
Bit 6:
User Request (no se usa).
Bit 5:
Command Error (error de comando). Se configura cuando se detecta un error de tipo
sintáctico en un comando proveniente del bus. El intérprete se reinicia y continúa
analizando desde el siguiente byte de la cadena de entrada.
Bit 4:
Execution Error (error de ejecución). Se configura cuando se descubre un error mientras
se intenta ejecutar un comando ya completamente analizado sintácticamente. En el
Execution Error Register aparecerá el número de error correspondiente. Consulte la
sección "Mensajes de error".
Bit 3:
No se usa.
Bit 2:
Query Error (error de consulta). Se configura cuando se produce una consulta. En el
Query Error Register aparecerá el número de error correspondiente. Consulte la sección
«Registro de errores de consulta».
Bit 1:
No se usa.
Bit 0:
Operation Complete (operación completada): Se configura como respuesta al comando
'*OPC'.
Execution Error Register (registro de errores de ejecución)
Este registro contiene un número que representa el último error encontrado en la interfaz actual. El
Execution Error Register se lee y borra mediante el comando 'EER?'. Tras el encendido, este registro
se encuentra fijado a 0 en todas las instancias de interfaz.
Status Byte Register y Service Request Enable Register
Ambos registros se implementan conforme a lo especificado por la norma IEEE 488.2.
Todo bit activado en el Status Byte Register que se corresponda con un bit activado en el Service
Request Enable Register (registro de activación de peticiones de servicio) provocará la activación
del bit RQS/MSS en el Status Byte Register, generando así un Service Request (petición de
servicio) en el bus.
El Status Byte Register se lee bien mediante el comando *STB?, que retorna MSS en el bit 6, bien
mediante un sondeo en serie que retorna RQS en el bit 6. El Service Request Enable Register se
configura con el comando *SRE <nrf> y se lee con el comando *SRE?.
Bit 7 -
Bit 6 -
Bit 5 -
Bit 4 -
Bit 3 -
Bit 2 -
Bit 1 -
Bit 0 -
No se usa.
RQS/MSS. Este bit, tal y como lo define la norma IEEE 488.2, contiene tanto el
mensaje Requesting Service (solicitando servicio) como el mensaje Master Status
Summary (resumen de estado maestro). La señal RQS se retorna en respuesta a un
sondeo en serie, y la señal MSS se retorna en respuesta al comando *STB?
ESB. Event Status Bit (bit de estado del evento). Este bit se activa si algún bit
activado en el Standard Event Status Register se corresponde con un bit activado en
el Standard Event Status Enable Register.
MAV. Bit de Message Available (mensaje disponible). Se activará cuando el
instrumento cuente con un mensaje de respuesta formateado y listo para enviar al
controlador. El bit se desactivará una vez que se haya enviado el Response Message
Terminator (finalizador del mensaje de respuesta).
No se usa.
No se usa.
No se usa.
No se usa.
105
Tabla de contenido
