Tabla de contenido
comando *PRE?. Al valor de dicho registro se le aplica el Status Byte Register con un operador
lógico AND; si el resultado es 0, el valor de
El instrumento también debe configurarse de manera que, durante una operación de sondeo, se
pueda devolver al controlador el valor de
Poll Configure (PPC) seguido de un comando Parallel Poll Enable (PPE). A continuación se
muestran los bits del comando PPE:
Ejemplo.
verdadero y con valor 0 cuando sea falso, en la posición de bits 1, en respuesta a una operación
de sondeo en paralelo, envíe los siguientes comandos:
La respuesta del aparato al sondeo será entonces 00H si RQS es 0 y 01H si RQS
es 1.
Durante la respuesta a un sondeo de este tipo, las líneas de la interfaz DIO se encuentran
terminadas resistivamente (terminación pasiva). Ello permite a múltiples dispositivos compartir la
misma posición de bits para la respuesta, tanto en la configuración wired-AND como en la
configuración wired-OR. Consulte la norma IEEE 488.1 para más información.
Comunicación de estado
Cada instancia de interfaz, entendida como una conexión potencial, mantiene un modelo de estado
y error independientes. Las interfaces USB y GPIB son intrínsecamente conexiones únicas, cada
una de ellas representando una instancia. La LAN, sin embargo, permite múltiples conexiones
simultáneas, por lo que representa múltiples instancias de interfaz. Una instancia de interfaz se
asigna al interfaz de sockets TCP y una más se asigna a la interfaz de la Web. El disponer de un
modelo separado para cada instancia de interfaz asegura que los datos no se pierdan, ya que
existen muchos comandos, como por ejemplo '*ESR?', que limpian el contenido al leerlo.
El estado de errores se mantiene utilizando un conjunto de registros; estos se describen en los
siguientes párrafos y se muestran en el modelo de estado (Status Model) al final de esta sección.
Standard Event Status Register y Standard Event Status Enable Register
Ambos registros se implementan conforme a lo especificado por la norma IEEE 488.2.
Todo bit activado en el Standard Event Status Register que se corresponda con un bit activado en
el Standard Event Status Enable Register provocará la activación del bit ESB en el Status Byte
Register.
El Standard Event Status Register se lee y borra con el comando *ESR?. El Standard Event Status
Enable Register se configura con el comando *ESE <nrf> y se lee con el comando *ESE?.
Se trata de un campo de bits en donde cada bit indica lo siguiente:
104
bit 7 =
X
da igual
bit 6 =
1
bit 5 =
1
Sondeo en paralelo habilitado
bit 4 =
0
bit 3 = Sentido
sentido del bit de respuesta; 0 = bajo, 1 = alto
bit 2 =
?
bit 1 =
?
posición de bits de la respuesta
bit 0 =
?
Para devolver el bit RQS (bit 6 del Status Byte Register), con valor 1 cuando sea
*PRE 64
<pmt>,
será 0, de lo contrario el valor de
ist
. Para ello, el controlador envía un comando Parallel
ist
y luego PPC seguido de 69H (PPE)
será 1.
ist
Tabla de contenido
