Tabla de contenido
U18100
El módulo F2PIP está construido alrededor del U18100, CI CMOS FPIP (Filtro Comb/
PIP). Este CI está diseñado a ser una solución en un solo chip para la función de imagen
sobre imagen (PIP). El diseño del CI F2PIP es con la intención de mantener los
componentes externos al mínimo. Todas las entradas están diseñadas para aceptar fuentes
de video estándar de la industria 1 Vpp ( un 20% arriba está permitido), y todas las salidas
están diseñadas para proveer una salida estándar de la industria de 1 volt. El F2PIP
contiene interruptores análogos, (para efectuar funciones de inversión y traslape), A/D's
(convertidores analógicos a digitales), D/A's (convertidores digitales a analógicos), un
reloj a cristal y circuitos digitales necesarios para procesar y controlar la imagen traslapada
de PIP (imagen sobre imagen).
CV1
CV2
SV1-Y
+
SV1-C
SV2-Y
+
SV2-C
2
2
I
I
C Bus
Transceiver
Main
Timing
Comp.
Generator
Sync.
El F2PIP está dividido en varias secciones; interruptores análogos, procesador PIP, reloj
de amarre de ráfaga, Filtro Comb adaptable, interruptor S-Video y secciones
transceptores de comunicación.
Los interruptores análogos son duales, interruptores de 4 entradas. Uno es usado para
seleccionar la fuente de la imagen principal y la otra para seleccionar el PIP.
El sección del procesador PIP incluye subsecciones de un decodificador, codificador y
RAM de campo. La subsección decodificador toma una forma de onda de video
compuesto y lo decodifica en Y, R-Y y B-Y para almacenarlo en la memoria de campo
interno. La subsección codificador toma la información almacenada en la memoria de
campo interno y codifica la croma con el y luego a la salida separa las señales Y/C para
la imagen PIP. Estos están combinados para formar una señal de video compuesta para
ser traslapado en la señal de video compuesta principal.
La sección del Reloj de Amarre de Ráfaga genera el reloj para el sistema. El BLC se
amarra a la subportadora de color de la señal de video compuesta principal.
El Interruptor de S-Video selecciona entre la salida Y/C del filtro Comb o de otras dos
fuentes Y/C S-Video. Luego sacan la señal Y/C de la imagen principal. Esto se pasa al
interruptor de traslape PIP.
La sección transceptora de comunicación controla la funcionalidad del F2PIP. Los
registros que mantienen la información de control están distribuidos a través del CI.
Dither
Generator
Bur st
Locked
Analog
Clo ck
Switch
A/D
MAIN
Analog
Switch
A/D
PIP
C Bus
Switch &
Clamp Control
Figura 7-2, Diagrama a bloques del U18100
SV1-Y
SV1-C
4fc
Ch ar ge
Master
SV2-Y
Pu mp
Clock
& V CXO
SV2-C
Y
D/A
Y
Comb
C
Filter
C
D/A
Y
Y
D/A
PIP Processor
C
C
D/A
FSW
S -V id eo
Switch
Y
C
Y
Ove rla y
Switch
C
F2PIP 93
Tabla de contenido
