Tabla de contenido
Los dos cables que constan la comunicación IIC son, la línea de datos serie (SDA, "Serial
Data Line") y la línea de reloj serie (SCL, "Serial Clock Line"). En cada intercambio de datos
en el dispositivo de inicio se considera la "comunicación maestra" y del dispositivo que
responde se considera la "comunicación esclava". La comunicación maestra inicia las
comunicaciones generando una condición de ARRANQUE, una transición de Alto a Bajo en
la línea de SDA y la línea SCL mantenido en Alto. Siguiendo esta condición de arranque, la
comunicación maestra emite una dirección de dispositivo en la línea SDA (Primero el MSB,
Bit Mas Significativo) mientras lo temporiza la línea SCL. El LSB (Bit Menos Significativo)
de la dirección de dispositivo es un bit de dirección de datos (R/W) (LECT/ESCR). Si este bit
es bajo, la comunicación maestra ha indicado que ESCRIBIRA datos al esclavo. Si el bit es
Alto, ha indicado que LEERA información del esclavo. En cualquier caso, el dispositivo
esclavo direccionado responderá con un bit de admisión o reconocimiento enviando a nivel
Bajo la línea SDA, con eso se completa el saludo ó amarre de la comunicación. El
intercambio de datos correspondiente, LECTURA o ESCRITURA, entonces toma lugar
después de que la comunicación maestra emite una condición de PARO para terminar la
sesión de comunicación. La condición de PARO es indicada por una transición de Bajo a Alto
en la línea SDA mientras que la línea SCL se mantiene en Alto. La figura de abajo es una
representación gráfica de la secuencia de comunicación ya descrita. Note que toda la
información contenida en el bus, dirección del dispositivo y datos, es formateada en bytes de
8 bits con un bit de reconocimiento o admisión siguiendo cada byte.
SD A
SC L
S
1-7
Condición de
Dirección
arranque
Fuentes de espera
Espera, es una palabra que cuando se usa en esta aplicación significa que la fuente está
siempre activada, siempre y cuando el cable de línea esté conectada a la fuente de CA. Estas
fuentes están disponibles todo el tiempo. Lo anterior contrasta con las fuentes de Arranque,
los cuáles solamente suministran voltaje cuando son activados por el microprocesador.
"Reset" (Restablecimiento)
Cuando la fuente de CA se aplica por primera vez, el circuito de restablecimiento o reset
produce un nivel Alto después de que la fuente de +16 volts se eleve sobre aproximadamente
+11.35 volts. Cuando el circuito de reset se va a un nivel Alto, el microprocesador arranca al
principio de su programa. Existe un retardo interno de acerca de 16 ms que permite que el
período del oscilador de cristal se produzcan y se estabilicen antes de que arranque el
microprocesador. Si las fuentes de espera empiezan a disminuir el circuito de reset se activa y
mantiene en un nivel Bajo al U13101-51. El microprocesador desconecta las comunicaciones
internamente y procede a regresar la rutina. El circuito de reset mantiene al U13101-51 en
nivel Bajo durante el proceso de conectar el aparato, apagones y pérdidas de alimentación de
CA.
8
9
1-7
R /W
A ck
D ata
Figura 4-3, Comunicación IIC
8
9
A ck
D ata
Sistema de Control 53
8
9
P
Condición
de paro
A ck
Tabla de contenido
