Aim TTi MX180T Manual Del Usuario página 33

Tabla de contenido
Bit 7 -
Reservado para uso futuro
Bit 6 -
Se habilita cuando se produce una desconexión de seguridad por fallo que
requiere el apagado y encendido de la alimentación de corriente alterna para
reiniciar
Bit 5 -
Reservado para uso futuro
Bit 4 -
Reservado para uso futuro
Bit 3 -
Se habilita cuando existe una desconexión por sobrecorriente en la salida
Bit 2 -
Se habilita cuando existe una desconexión por sobretensión en la salida
Bit 1 -
Se habilita cuando la salida alcanza el límite de corriente (modo de corriente
constante)
Bit 0 -
Se habilita cuando la salida alcanza el límite de tensión (modo de tensión
constante)
Registros Standard Event Status (ESR y ESE)
El Standard Event Status Register está definido por el estándar GPIB de la norma IEEE 488.2.
Se trata de un campo de bits, en donde cada bit es independiente e indica lo siguiente:
Bit 7
Power On (encendido). Se habilita cuando se enciende el instrumento.
Bits 6 y 1: No usados, permanentemente 0.
Bit 5
Command Error (error de comando). Se habilita cuando se detecta un error de
sintaxis en un comando o parámetro.
El analizador se reinicia y el análisis continúa en el siguiente byte del flujo de
entrada.
Bit 4
Execution Error (error de ejecución). Habilitado cuando se escribe un valor
distinto de cero en el Execution Error Register, si un comando sintácticamente
correcto no puede ejecutarse por cualquier razón.
Bit 3
Verify Timeout Error (tiempo para verificación agotado). Se habilita cuando
un parámetro se fija especificando «verificar» y no se alcanza el valor en 5
segundos. Por ejemplo, cuando la tensión de salida se ve ralentizada por un
gran condensador situado en esta.
Bit 2
Query Error (error de consulta). Habilitado cuando se produce un error de
consulta porque el controlador no ha emitido los comandos y leído los mensajes de
respuesta en la secuencia correcta.
Bit 0
Operation Complete (operación completada). Se habilita en respuesta al
comando «*OPC».
El Standard Event Status Register es leído y borrado por la consulta *ESR?, que retorna un
número decimal correspondiente a su contenido. En el encendido, se encuentra fijado a 128,
para comunicar el bit del encendido.
El Standard Event Status Enable Register proporciona una máscara entre el Event Status
Register y el Status Byte Register. Si cualquier bit se coloca a 1 en ambos registros, se
habilitará el bit ESB en el Status Byte Register. Este registro de activación se fija con el
comando *ESE <
NRF
devolverá el último valor fijado por el controlador). En el encendido está fijado a 0.
Execution Error Register (EER)
Este registro específico del instrumento contiene un número que representa el último error en
el procesado de comandos encontrado en esta interfaz. Los números de error tienen los
significados siguientes:
> a un valor de 0 a 255, y se lee con la consulta *ESE? (que siempre
Página 32
Tabla de contenido
loading

Este manual también es adecuado para:

Mx180tp

Tabla de contenido