Tabla de contenido
de salida. El analizador sintáctico empezará entonces a analizar el siguiente
de la cola de entrada. Ver el apartado Información de Estado para obtener más detalles.
UNIT>
El error
DEADLOCK
respuesta está esperando para mandar un mensaje de respuesta y la cola de entrada se llena, entonces el
instrumento entra en el estado DEADLOCK y se genera un error. Esto hará que el bit del Query
Error se configure en Standard Event Status Register, que se coloque un valor de 2 en el Query
Error Register y que el formateador de respuestas se reinicialice, limpiando así la cola de salida. El
analizador sintáctico empezará entonces a analizar el siguiente
cola de entrada. Ver el apartado Información de Estado para obtener más detalles.
GPIB Parallel Poll (Sondeo en paralelo GPIB)
En este instrumento se ofrecen opciones completas de sondeo en paralelo. El Parallel Poll Enable
Register está configurado para que especifique qué bits del Status Byte Register se han de usar
para formar el
*PRE <
> y es leído por el comando *PRE?. El valor del Parallel Poll Enable Register es
NRF
añadido al Status Byte Register; si el resultado es cero, entonces el valor de
contrario el valor de
El instrumento también se ha de configurar de modo que el valor de
controlador durante la realización de un sondeo. El instrumento es configurado por el controlador
mandando un comando Parallel Poll Configure (PPC) seguido de un comando Parallel Poll Enable
(PPE). Los bits en el comando PPE se muestran a continuación:
Ejemplo.
Para devolver el bit RQS (bit 6 del Status Byte Register) como 1 cuando es verdadero y 0
cuando es falso en la posición bit 1 en respuesta a una operación de sondeo en paralelo,
mande los siguientes comandos
La respuesta del sondeo en paralelo desde el instrumento será entonces 00H si RQS es 0 y 01H
si RQS es 1.
Durante la respuesta del sondeo en paralelo las líneas de la interfaz DIO terminarán
respectivamente (terminación pasiva). Esto permite que varios dispositivos compartan la misma
posición de bit de respuesta tanto en la configuración wired-AND o wired-OR, ver la norma
IEEE 488.1 para más información.
Información de estado
Se mantiene un modelo de error y estado separado para cada interfaz ejemplo; una interfaz
ejemplo se define como una conexión potencial. USB, RS232 y GPIB son conexiones
inherentemente únicas de modo que representan una interfaz ejemplo cada una. LAN, no
obstante, permite multiples conexiones simultáneas y por consiguiente representa multiples
ejemplos de interfaz. Dos ejemplos de interfaz son asignados a las interfaces de socket TCP y una
más es asignada a la interfaz de página Web. El tener un modelo separado para cada interfaz
ejemplo asegura que los datos no se pierdan como muchos comandos, e.g. "*ESR?" borra el
contenido en lectura.
28
del estándar IEEE 488.2 se maneja del siguiente modo. Si el formateador de
mensaje local. El Parallel Poll Enable Register está configurado por el comando
ist
es 1.
ist
bit 7 =
X
Da igual
bit 6 =
1
bit 5 =
1
Sondeo en paralelo activado
bit 4 =
0
bit 3 = Sentido
Sentido del bit de respuesta; 0 = bajo 1 = alto
bit 2 =
?
bit 1 =
?
Posición del bit de respuesta
bit 0 =
?
*PRE 64
y a continuación PPC seguido de 69H (PPE)
<pmt>,
<PROGRAM MESSAGE
<PROGRAM MESSAGE UNIT>
es 0, de lo
ist
se pueda devolver al
ist
de la
Tabla de contenido
