Sharp AR-150 Manual De Servicio página 139

CON- Nombre de la
TACTO n.° señal
ENTRADA/
235 CPUD11
SALIDA
Suministro de
236 5 V
energía
ENTRADA/
237 CPUD10
SALIDA
ENTRADA/
238 CPUD9
SALIDA
Suministro de
239 GND
energía
ENTRADA/
240 CPUD8
SALIDA
ENTRADA/
241 CPUD7
SALIDA
ENTRADA/
242 CPUD6
SALIDA
ENTRADA/
243 CPUD5
SALIDA
ENTRADA/
244 CPUD4
SALIDA
ENTRADA/
245 CPUD3
SALIDA
ENTRADA/
246 CPUD2
SALIDA
ENTRADA/
247 CPUD1
SALIDA
ENTRADA/
248 CPUD0
SALIDA
Suministro de
249 3,3 V
energía
250 /CPUWR ENTRADA
251 /CPURD ENTRADA
Suministro de
252 GND
energía
253 CPUCLK ENTRADA
Suministro de
254 GND
energía
PUERTO DE
255 ENTRADA
PRUEBA 1
256 /SCANST ENTRADA
✻
Las señales que aparecen sombreadas han sido agregadas o revisadas respecto de las señales del modelo AL-1000.
(3) Sección de interfaz de PWB expandido
El PWB de la MCU y el PWB expandido se conectan mediante el conector CN5 para realizar una comunicación en serie (UART).
El PWB de FAX utiliza las señales de la Tabla A, y el PWB PCL utiliza las señales de la Tabla B.
Reconocimiento del PWB de FAX o del PWB PCL:
Si /FREADY está en LOW (bajo), la expansión del PWB de FAX es reconocida.
Si /PREADY está en LOW (bajo), la expansión del PWB PCL es reconocida
10J
R128
C141
(1-D4) /SCANST
18p
(7-E2) /FRTS
ENTRADA/
Conectado a
SALIDA
CPU
CPU
CPU
CPU
CPU
CPU
CPU
CPU
CPU
CPU
CPU
CPU
CPU
CPU
CPU
PRUEBA AUTOMÁ-
TICA DE EXPLORA-
CIÓN
CPU (E/S)
PCL/FAX CN
CN5
1
2
/SCLINE
3
4
/PREADY
(7-E1) /PREADY 5
FTXD
(7-E1) FTXD
6
/FRTS
7
8
9
10
11
F-RESET
(1-E1) /F-RESET
12
/HSYNC
(5-E2) /HSYNC 13
OUTD1
(5-E1) OUTD1 14
OUTD3
(5-E1) OUTD3 15
OUTD5
(5-E2) OUTD5 16
OUTD7
(5-E2) OUTD7 17
OUTD9
(5-E2) OUTD9 18
OUTD11
(5-E2) OUTD11 19
OUTD13
(5-E2) OUTD13
20
OUTD15
(5-E2) OUTD15
21
/PCLREQ
(5-E2) /PCLREQ
22
/PCLCS
(5-E2) /PCLCS
23
/FAXREQ
(5-E2) /FAXREQ
24
/FAXCS
(5-E2) /FAXCS
25
26
27
28
29
30
TX25-60P-23ST-H1
Bus de datos de la CPU
Bus de datos de la CPU
Bus de datos de la CPU
Bus de datos de la CPU
Bus de datos de la CPU
Bus de datos de la CPU
Bus de datos de la CPU
Bus de datos de la CPU
Bus de datos de la CPU
Bus de datos de la CPU
Bus de datos de la CPU
Bus de datos de la CPU
Señal de escritura de la CPU
Señal de escritura de la CPU
Reloj de sistema de la CPU
Alto: Bajo normal: Prueba
Señal de inicio del proceso de exploración
.
31
32
R130
/PRLINE
33
/FPAGE
34 /PAGE (7-E2)
/FREADY
35 /FREADY (7-E2)
R131
/READY
36
FRXD
37 FRXD (7-E1)
/FCTS
38 /FCTS (7-D1)
C140 C142
39
40
18p 18p
41
42
R132
/POFF
43
OUTD0
44 OUTD0 (5-E1)
OUTD2
45 OUTD2 (5-E1)
OUTD4 C143
46 OUTD4 (5-E2)
OUTD6
47 OUTD6 (5-E2)
OUTD8
18p
48 OUTD8 (5-E2)
OUTD10
49 OUTD10 (5-E2)
OUTD12
50 OUTD12 (5-E2)
OUTD14
51 OUTD14 (5-E2)
/PCLPRD
52 /PCLPRD (5-E2)
/PCLACK
53 /PCLACK (5-E2)
/FAXPRD
54 /FAXPRD (5-E2)
/FAXACK
55 /FAXACK (5-E2)
56
57
58
59
60
C3
C118
0.1u
47u 25V
11 – 11
Descripción
10J
/PRSTART (1-D2)
10J
/READY (5-A3)
10J
/POFF (1-C1)
C134 C135 C137
0.1u 0.1u 0.1u
12V
5V
3.3V
SBO-02SAN
L2
SBO-02SAN
L3
SBO-02SAN
L1
C117
C119 C5 C2
0.1u 0.1u 47u 16V
47u 16V