Tabla de contenido
Clase compacta MSW A
Clase,
Disponibilidad
Ensamblaje
Instancia,
del módulo
Atributo
(C) 0x71 (113)
Lazo de control
(I) 1 a 24
RMH
T2O
(A) 1
Clase,
Disponibilidad
Ensamblaje
Instancia,
del módulo
Atributo
(C) 0x71 (113)
Entrada
RMH
analógica
(I) 1 a 24
RML
(A) 0x0F (15)
T2O
RMS
Clase,
Disponibilidad
Ensamblaje
Instancia,
del módulo
Atributo
(C) 0x71 (113)
Entrada
RMH
(I) 1 a 24
analógica
RML
(A) 0x10 (16)
T2O
RMS
Clase,
Disponibilidad
Ensamblaje
Instancia,
del módulo
Atributo
(C) 0x71 (113)
RMH
Entrada
(I) 1 a 24
analógica
RML
(C) 0x71 (17)
T2O
RMS
Clase,
Disponibilidad
Ensamblaje
Instancia,
del módulo
Atributo
(C) 0x71 (113)
Lazo de límite
(I) 1 a 24
RML
T2O
(A) 6
Clase,
Disponibilidad
Ensamblaje
Instancia,
del módulo
Atributo
(C) 0x71 (113)
Lazo de límite
RML
(I) 1 a 24
T2O
(A) 9
Clase,
Disponibilidad
Ensamblaje
Instancia,
del módulo
Atributo
(C) 0x71 (113)
RMH
Alarma T2O
(I) 1 a 24
RML
(A) 0x0C (12)
RMS
Clase,
Disponibilidad
Ensamblaje
Instancia,
del módulo
Atributo
(C) 0x71 (113)
Lazo de control
(I) 1 a 24
RMH
O2T
(A) 2
®
Módu lo E Z-ZO NE
R M A de Wa t l ow
31
30
29
28
27
Bits 16 a 31, 16 bits con signo y precisión implícita de décimas (-3276,8 a 3276,7)
31
30
29
28
27
Estado
error de
entrada
31
30
29
28
27
31
30
29
28
27
Estado
Estado
error de
error de
Reserva
Reserva
Reserva
entrada
entrada
Bits 16, 18, 20, 22, 24, 26, 28 y 30, indican el Estado de error de entrada analógica, por ejemplo i a
31
30
29
28
27
Estado
Estado
error de
de límite
entrada
31
30
29
28
27
Estado de límite
Estado de límite
Bits 16 a 31, este miembro tiene pares de bits que representan el estado de hasta 16 límites
31
30
29
28
27
Estado de alarma
Estado de alarma
Estado de alarma
Bits 16 a 31, este miembro tiene pares de bits que representan el estado de hasta 16 alarmas (00 =
31
30
29
28
27
Bits 16 a 31, 16 bits con signo y precisión implícita de décimas (-3276,8 a 3276,7)
26
25
24
23
Valor de entrada analógica filtrada (instancia i)
26
25
24
23
Valor de entrada analógica filtrada (instancia i + 1)
Bits 16 a 30, 15 bits con signo y precisión implícita de décimas (-1638,4 a 1638,3)
Bit 31, Estado de error de entrada analógica (0 = Ninguno, 1 = E
26
25
24
23
Valor de entrada analógica filtrada (instancia i + 1)
Bits 16 a 31, 16 bits con signo y precisión implícita de décimas (-3276,8 a 3276,7)
26
25
24
23
Estado
Estado
error de
error de
Reserva
Reserva
entrada
entrada
instancia i + 15 respectivamente (0 = Ninguno, 1 = Error)
26
25
24
23
Valor de entrada analógica (instancia i + 1)
Bits 160 a 28, 13 bits con signo, enteros (-4096 a 4095)
Bit 29, Estado de error de entrada analógica (0 = Ninguno, 1 = Error)
Bits 30 a 31, Estado de límite (00 = Ninguno, 01 = Límite bajo, 10 = Límite alto, 11 = Otro)
26
25
24
23
Estado
Estado de límite
Estado de límite
de límite
(00 = Ninguno, 01 = Límite bajo, 10 = Límite alto,
26
25
24
23
Estado de alarma
Estado de alarma
Ninguna, 01 = Alarma baja, 10 = Alarma alta, 11 = Otra)
26
25
24
23
Punto establecido de lazo cerrado (instancia i)
67
•
•
22
21
20
19
18
22
21
20
19
18
22
21
20
19
18
22
21
20
19
18
Estado
Estado
Estado
error de
error de
error de
Reserva
Reserva
entrada
entrada
entrada
22
21
20
19
18
22
21
20
19
18
Estado de límite
Estado de límite
22
21
20
19
18
Estado de alarma
Estado de alarma
22
21
20
19
18
Cap í tu lo 8 Ap é n di c e
17
16
17
16
17
16
17
16
Estado
error de
Reserva
entrada
17
16
17
16
Estado de límite
17
16
Estado de alarma
17
16
Capítulos
Tabla de contenido
