Funcionamiento
E j e m p l o
Diagrama de tiempos de la conversión D/A
22
Tratamiento de la señal habilitado para 4 canales:
Orden de conversión: canal 0canal 1canal 2canal 3canal
0canal 1canal 2canal 3....
1 ciclo = 4 canales 25μs = 100μs
Tratamiento de la señal habilitado para 2 canales:
Orden de conversión: canal 0canal 1canal 0canal 1...
1 ciclo = 2 canales 25μs = 50μs (Se ahorra el tiempo de conversión
de los canales 2 y 3 deshabilitados.)
Los valores digitales se escriben en el área de salidas de la CPU cuando se
refrescan las E/S. La conversión D/A en la expansión analógica y los ciclos
de procesamiento de la CPU no están sincronizados. Los valores digitales
de la CPU solo serán procesados por la expansión después de la conversión
D/A.
Q Valor digital de entrada, canal 0 de la CPU
W Ciclo de CPU
E Refresco de E/S
R Tratamiento de la señal
T Señal analógica, canal 0 de la expansión
Manual de usuario de la expansión analógica de salida del FP7