Tabla de contenido
valor de 2 en el Query Error Register y que el formateador de respuestas se reinicialice,
limpiando así la cola de salida. El analizador sintáctico empezará entonces a analizar el
siguiente
<PROGRAM MESSAGE UNIT>
Estado para obtener más detalles.
Sondeo en paralelo GPIB
En este instrumento se ofrecen opciones completas de sondeo en paralelo. El Parallel Poll
Enable Register está configurado para que especifique qué bits del Status Byte Register se han
de usar para formar el
comando *PRE <
Register es añadido al Status Byte Register; si el resultado es cero, entonces el valor de
de lo contrario el valor de
El instrumento también se ha de configurar de modo que el valor de
controlador durante la realización de un sondeo. El instrumento es configurado por el
controlador mandando un comando Parallel Poll Configure (PPC) seguido de un comando
Parallel Poll Enable (PPE). Los bits en el comando PPE se muestran a continuación:
bit 7 =
bit 6 =
bit 5 =
bit 4 =
bit 3 = Sentido
bit 2 =
bit 1 =
bit 0 =
Ejemplo.
Para devolver el bit RQS (bit 6 del Status Byte Register) como 1 cuando es verdadero y 0
cuando es falso en la posición bit 1 en respuesta a una operación de sondeo en paralelo,
mande los siguientes comandos
La respuesta del sondeo en paralelo desde el instrumento será entonces 00H si RQS es 0 y 01H
si RQS es 1.
Durante la respuesta del sondeo en paralelo las líneas de la interfaz DIO terminarán
respectivamente (terminación pasiva). Esto permite que varios dispositivos compartan la misma
posición de bit de respuesta tanto en la configuración wired-AND o wired-OR, ver la norma IEEE
488.1 para más información.
Información de estado
Se mantiene un modelo de error y estado separado para cada interfaz ejemplo;
ejemplo se define como una conexión potencial. USB, GPIB y RS232 son conexiones
inherentemente únicas de modo que representan una interfaz ejemplo cada una. LAN, no
obstante, permite multiples conexiones simultáneas y por consiguiente representa multiples
ejemplos de interfaz. Dos ejemplos de interfaz son asignados a las interfaces de socket TCP y
una más es asignada a la interfaz de página Web. El tener un modelo separado para cada
interfaz ejemplo asegura que los datos no se pierdan como muchos comandos, e.g. "*ESR?"
borra el contenido en lectura.
El estado de error se mantiene usando un conjuto de registros, los cuales se describen en los
párrafos siguientes y se muestran en modelo de estado al final de esta sección.
Standard Event Status Register (Registro de estado de eventos estándar) y Standard Event
Status Enable Register (registro de activación de estado de eventos estándar)
Estos dos registros están implementados tal y como requiere la norma IEEE Std. 488.2.
Todos los bits configurados en el Standard Event Status Register que correspondan a bits
configurados en el Standard Event Status Enable Register harán que el bit ESB se configure en
el Status Byte Register.
26
mensaje local. El Parallel Poll Enable Register está configurado por el
ist
> y es leído por el comando *PRE?. El valor del Parallel Poll Enable
NRF
es 1.
ist
X
Da igual
1
1
Sondeo en paralelo activado
0
Sentido del bit de respuesta; 0 = bajo 1 = alto
?
?
Posición del bit de respuesta
?
*PRE 64
y a continuación PPC seguido de 69H (PPE)
<pmt>,
(solo QPX1200SP)
de la cola de entrada. Ver el apartado Información de
se pueda devolver al
ist
una
interfaz
es 0,
ist
Tabla de contenido
