Tabla de contenido
S
e
r
i
e
A
K
7
3
S
e
r
i
e
A
K
7
3
E
C
C
(
C
o
m
p
r
o
b
a
r
E
C
C
(
C
o
m
p
r
o
b
a
r
El modo ECC necesita 8 bits ECC para datos 64-bit. Una vez se accede memoria, bits ECC son
puesto al día y son comprobado por un especial algoritmo. El algoritmo ECC tiene el habilidad a
descubrir error doble-bit automaticamente y correge error unico-bit mientras modo paridad
puede solo descubrir error unico-bit.
E
D
O
M
e
m
o
r
i
a
(
M
E
D
O
M
e
m
o
r
i
a
(
M
El technología de DRAM EDO está muy semejante a FPM (Fast Page Mode). Diferente a
tradicional FPM que llegar a ser tri-estados de los datos salidos en la memoria a comenzar la
actividad pre-charge , EDO DRAM guarda los datos válido hasta que siguiente memoria accede
el ciclo. Eso es semejante a el efecto de tubería que lleva un estado de clock.
E
E
P
R
O
M
(
E
l
e
c
t
r
o
E
E
P
R
O
M
(
E
l
e
c
t
r
o
2
EEPROM o E
PROM está semejante a
electrónica señales, pero las technologías de interfaces usados están diferentes. El tamáno de
EEPROM es mucho menor que flash ROM.
E
r
r
o
r
y
C
o
r
r
e
c
c
i
ó
E
r
r
o
r
y
C
o
r
r
e
c
c
i
ó
o
d
o
E
x
t
e
n
d
e
d
d
e
o
d
o
E
x
t
e
n
d
e
d
d
e
n
i
c
E
r
a
s
a
b
l
e
P
r
o
n
i
c
E
r
a
s
a
b
l
e
P
r
o
Flash ROM
80
M
a
n
u
a
l
e
M
a
n
u
a
l
e
n
)
n
)
d
a
t
o
s
s
a
l
i
d
o
D
a
t
a
d
a
t
o
s
s
a
l
i
d
o
D
a
t
a
g
r
a
m
m
a
b
l
e
R
O
M
)
g
r
a
m
m
a
b
l
e
R
O
M
)
que puede ser re-programado por
n
L
í
n
e
a
n
L
í
n
e
a
)
)
Tabla de contenido
