Tabla de contenido
A
K
7
7
P
r
o
(
A
)
-
1
A
K
7
7
P
r
o
(
A
)
-
1
D
M
A
(
A
c
c
e
s
o
D
i
r
e
D
M
A
(
A
c
c
e
s
o
D
i
r
e
Canal de comunicación entre la memoria y dispositivos periféricos.
E
C
C
(
C
o
m
p
r
o
b
a
c
E
C
C
(
C
o
m
p
r
o
b
a
c
El modo ECC necesita 8 bits ECC para 64-bit de datos. Cada vez que se accede a la memoria, los bits ECC son actualizados y
comprobados por un algoritmo especial. El algoritmo ECC tiene la capacidad de detectar errores doble-bit y corregir
automaticamente el error de simple-bit mientras que el modo de paridad sólo puede detectar el error de simple-bit.
E
D
O
(
E
x
t
e
n
d
e
d
D
E
D
O
(
E
x
t
e
n
d
e
d
D
La tecnología EDO DRAM es realmente muy parecida a la FPM (Fast Page Mode). A diferencia de la FPM tradicional que
mantiene tres estados de reloj los datos de salida de memoria para comenzar la actividad de precarga, EDO DRAM mantiene
válidos los datos de la memoria hasta el próximo ciclo de acceso a memoria, lo que es parecido al efecto pipeline y reduce el
tiempo en un estado de reloj.
E
E
P
R
O
M
(
E
l
e
c
t
r
o
E
E
P
R
O
M
(
E
l
e
c
t
r
o
También se conoce como E
tecnología de la interfaz es diferente. El tamaño de la EEPROM es mucho más pequeño que el de la flash ROM.
3
3
/
A
K
7
7
P
l
u
s
3
3
/
A
K
7
7
P
l
u
s
c
t
o
a
M
e
m
o
r
i
a
)
c
t
o
a
M
e
m
o
r
i
a
)
i
ó
n
y
c
o
r
r
e
c
c
i
ó
n
d
i
ó
n
y
c
o
r
r
e
c
c
i
ó
n
d
a
t
a
O
u
t
p
u
t
)
M
e
m
o
a
t
a
O
u
t
p
u
t
)
M
e
m
o
n
i
c
E
r
a
s
a
b
l
e
P
r
o
g
n
i
c
E
r
a
s
a
b
l
e
P
r
o
g
2
PROM. Ambas EEPROM y
(
A
)
-
1
3
3
(
A
)
-
1
3
3
e
e
r
r
o
r
)
e
e
r
r
o
r
)
r
y
r
y
r
a
m
m
a
b
l
e
R
O
M
)
r
a
m
m
a
b
l
e
R
O
M
)
Flash ROM
pueden reprogramarse por señales electrónicas, pero la
95
M
a
n
u
a
l
O
n
l
i
n
e
M
a
n
u
a
l
O
n
l
i
n
e
Tabla de contenido
