Tabla de contenido
A
X
3
4
P
r
o
I
I
A
X
3
4
P
r
o
I
I
P
B
S
R
A
M
(
P
i
p
e
P
B
S
R
A
M
(
P
i
p
e
Para CPU de Socket 7, el leer de un dato de burst necesita cuatro Qword (Qpalabra) (Quad-word,
4x16 = 64 bits).Todavia, PBSRAM solo necesita una vez de desifrar el dirección y automáticamente
envia QWords sobrante en CPU por la sucesión predefinido. Normalmente es como 3-1-1-1,
totalmente 6 ciclos, mucho más rápido que SRAM asincronizado. PBSRAM es a menuda usado en
L2 (level 2) cache del CPU deSocket 7. No CPU para Slot 1 Socket 370 necesita PBSRAM.
P
C
1
0
0
D
I
M
M
P
C
1
0
0
D
I
M
M
SDRAM
DIMM que soporta 100MHz CPU
P
C
1
3
3
D
I
M
M
P
C
1
3
3
D
I
M
M
SDRAM
DIMM que soporta 133MHz CPU
l
i
n
e
d
B
u
r
s
t
S
R
A
l
i
n
e
d
B
u
r
s
t
S
R
A
FSB
bus reloj.
FSB
bus reloj.
173
M
a
n
M
a
n
M
)
M
)
u
a
l
e
n
L
í
n
e
a
u
a
l
e
n
L
í
n
e
a
Tabla de contenido
