Tabla de contenido
A
X
3
4
P
r
o
I
I
A
X
3
4
P
r
o
I
I
Advanced Chipset Features > CPU To PCI Write Buffer
CPU to PCI Write
Buffer
Enabled (Default)
Disabled
Advanced Chipset Features > PCI Dynamic Bursting
PCI Dynamic Bursting
Enabled (Default)
Disabled
Advanced Chipset Features > PCI Master 0 WS Write
PCI Master 0 WS
Write
Enabled (Default)
Disabled
Este artículo capacita o deja el CPU to PCI write buffer.
Buffer es la memoria intermedia
Si se capacita el PCI dynamic bursting (reventar), se
capacita reventar transferencia de datos.
"Enabled" para capacitar escribir to PCI Bus con cero
estado de espera ( 0 wait state).
111
M
a
n
u
a
l
e
n
L
í
n
M
a
n
u
a
l
e
n
L
í
n
e
a
e
a
Tabla de contenido
