Tabla de contenido
A
X
3
S
A
X
3
S
B
u
s
M
a
s
t
e
r
I
B
u
s
M
a
s
t
e
r
I
El PIO (I/O programmable) IDE tradicional requiere CPU a intervenir en todas las actividades del
acceso IDE incluyendo esperar los incidents mecánicos. Para reducir la carga de trabajo de CPU,
el dispositivo de bus master IDE transfiere datos desde/a memoria sin interrumpir CPU , y libera el
CPU a operar concurrentemente mientras el dato está transferiendo entre memoria y dispositivo
IDE. Vd.necesita el driver de bus master IDE y el bus master IDE HDD a soportar el modo de bus
master.
C
O
D
E
C
(
C
o
d
C
O
D
E
C
(
C
o
d
Normalmente, CODEC significa un circuito que puede hacer conversion de digital a análogo y
también la conversión del análogo a digital. Es una parte de la solución
D
I
M
M
(
M
ó
d
u
l
D
I
M
M
(
M
ó
d
u
El zócalo de DIMM tiene 168 pins en total y soporta datos 64-bit. Puede ser lado singular ó doble
lado, las señales de dedo oro en cada lado de PCB son diferentes, es decir por qué se llama Dual
en Línea. Casi todos DIMMs están fabricado por SDRAM, que opera a 3.3V. Nota que algunos
antiguos DiMMS son fabricado por
DIMM.
D
E
(
m
o
d
o
D
M
A
D
E
(
m
o
d
o
D
M
A
i
n
g
a
n
d
D
e
c
o
d
i
n
g
a
n
d
D
e
c
o
d
o
d
e
M
e
m
o
r
i
a
l
o
d
e
M
e
m
o
r
i
a
FPM/EDO
)
)
i
n
g
)
i
n
g
)
D
u
a
l
E
n
L
í
n
e
a
)
D
u
a
l
E
n
L
í
n
e
a
y solo opera a 5v. No confunda ellos con SDRAM
151
M
a
n
u
a
l
e
n
M
a
n
u
a
l
e
n
AC97
sound/modem.
)
L
í
n
e
a
L
í
n
e
a
Tabla de contenido
