Eliminación De Errores - Mitsubishi Electric MELSEC A Serie Manual De Programación

Anexo A
(7) Eliminación de errores
Dirección Nombre
Preparación de un trace
SM800
Preparación de un
sampling trace
Trace arranca
SM801
Sampling Trace arranca
Trace durante la
ejecución
SM802
Sampling Trace durante
la ejecución
Trace Trigger
SM803
Sampling Trace-
Trigger
Después del Trace-
Trigger
SM804
Después del Sampling
Trace-Trigger
Trace terminado
SM805
Sampling Trace
terminado
Programación MELSEC A y Q
Vista sinóptica de los relés internos especiales
Significado Descripción
DESC:no preparado
CON: Preparación Se activa al terminar la preparación de un trace.
terminada
DESC:Trace/Sampling
El relé se activa para el arranque del Trace/Sampling
Trace detenido
Trace y se repone para la detención.
(En combinación con todos los relés internos de
CON: Trace/Sampling
diagnóstico repuestos.)
Trace arrancado
DESC:Trace/Sampling
Trace detenido Se activa durante la ejecución del Trace/Sampling
Trace.
CON: Trace/Sampling
Trace arrancado
El relé interno corresponde en su función a la
instrucción TRACE. Se activa el Sampling Trace-
Trigger cuando el relé interno conmuta de DESC a
CON
DESC → CON: Arranque
El relé interno corresponde en su función a la
instrucción STRA. Se activa el Sampling Trace-Trigger
cuando el relé interno conmuta de DESC a CON.
El relé interno se activa después del Trace-Trigger.
DESC:No después del
Trigger
CON: Después del Trigger
El relé interno se activa después del Sampling Trace-
Trigger.
El relé interno se activa después de terminar el Trace.
DESC:Durante un
Trace/Sampling
El relé interno se activa después de terminar el
Trace
Sampling Trace.
CON: Trace/Sampling
Trace terminado
Activado de
A-CPU
(en caso de
M9[ ] [ ] [ ]
activación)
S
(modificación de estado)
Nuevo
S
(modificación de estado)
B
M9047
B
S
(modificación de estado)
M9046
S
(modificación de estado)
B
M9044
B
S
(modificación de estado)
Nuevo
S
(modificación de estado)
S
(modificación de estado)
M9043
S
(modificación de estado)
Válido
para:
CPU de Q,
con excep-
ción de
CPU de
Q00J, Q00
y Q01
QnA-CPU
CPU de Q,
con
excepción
de
CPU de
Q00J, Q00
y Q01
QnA-CPU
CPU de Q,
con
excepción
de
CPU de
Q00J, Q00
y Q01
QnA-CPU
CPU de Q,
con
excepción
de
CPU de
Q00J, Q00
y Q01
QnA-CPU
CPU de Q,
con excep-
ción de
CPU de
Q00J, Q00
y Q01
QnA-CPU
CPU de Q,
con
excepción
de
CPU de
Q00J, Q00
y Q01
QnA-
CPU
A – 57